专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019990012281A 반도체 제조용 챔버의 이중 프리코팅 방법 无效
标题翻译：半导体制造室的双预涂方法
公开(公告)号：KR1019990012281A
公开(公告)日：1999-02-25
申请号：KR1019970035622
申请日：1997-07-28
申请人： 삼성전자주식회사
发明人： 최규완
IPC分类号： H01L21/02
摘要： 반도체 제조용 챔버의 이중 프리코팅(pre-coating) 방법에 관하여 개시한다. 본 발명에서는 반도체 제조 장치의 RF 세정된 챔버 내를 제1 퍼지하고, 반도체 제조 공정에 필요한 공정 가스를 사용하여 상기 챔버 내를 제1 프리코팅하고, 상기 챔버 내를 제2 퍼지하고, 상기 공정 가스를 사용하여 상기 챔버 내를 제2 프리코팅하고, 상기 챔버 내를 제3 퍼지한다.

2. 发明公开

KR1020130126027A 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 제조 방법 审中-实审
标题翻译：具有垂直通道晶体管的半导体器件及其制造方法
公开(公告)号：KR1020130126027A
公开(公告)日：2013-11-20
申请号：KR1020120049763
申请日：2012-05-10
申请人： 삼성전자주식회사
发明人： 정성희 , 강만석 , 김준 , 남기홍 , 최규완
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/66666 , H01L27/1052 , H01L27/10876 , H01L27/228 , H01L27/2454 , H01L27/10864
摘要： A semiconductor device with a vertical channel transistor and a manufacturing method thereof are provided. The manufacturing method comprises the steps of: forming a trench which defines an active region by patterning a substrate; forming a sacrificial pattern on the lower region of the trench; forming a spacer on the upper sidewall of the trench; recessing the upper surface of the sacrificial pattern; forming a window which exposes the sidewall of the active region between the spacer and the sacrificial pattern; forming an impurity region on the active region by doping the sidewall of the trench through the window; and forming a wire electrically connected to the impurity region within the trench.
摘要翻译：提供具有垂直沟道晶体管的半导体器件及其制造方法。制造方法包括以下步骤：通过图案化衬底形成限定有源区的沟槽; 在沟槽的下部区域形成牺牲图案; 在沟槽的上侧壁上形成间隔物; 使牺牲图案的上表面凹陷; 形成窗口，所述窗口暴露所述间隔物和所述牺牲图案之间的所述有源区域的侧壁; 通过将沟槽的侧壁掺杂通过窗口在有源区上形成杂质区; 以及形成电连接到沟槽内的杂质区的导线。

3. 发明公开

KR1020120028509A 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법 无效
标题翻译：形成电容器的方法和使用其制造半导体器件的方法
公开(公告)号：KR1020120028509A
公开(公告)日：2012-03-23
申请号：KR1020100090390
申请日：2010-09-15
申请人： 삼성전자주식회사
发明人： 오정민 , 윤보언 , 최규완 , 이근택 , 강대혁 , 박임수 , 이동석 , 김영후
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01G13/06
摘要： PURPOSE: A method for forming a capacitor and a method for manufacturing a semiconductor device using the same are provided to prevent a short circuit between bottom electrodes by forming a bowing preventing film having a lower etching rate than that of a mold film in forming a capacitor. CONSTITUTION: A first mold film, a supporting film, a second mold film, a bowing preventing film, and a third mold film are successively formed on a top side of a substrate. The third mold film, the bowing preventing film, the second mold film, the supporting film, and the first mold film are etched partly and a first opening(150b) is formed which to expose a conductive region. A bottom electrode(190) electrically connected to the conductive region is formed on an inner wall of the first opening. The third mold film, the bowing preventing film, and the second mold film are removed. A supporting film pattern(150a) is formed by eliminating a part of the supporting film.
摘要翻译：目的：提供一种用于形成电容器的方法和使用该电容器的半导体器件的制造方法，以通过在形成电容器中形成具有比模具膜蚀刻速率低的蚀刻速率的弓形防止膜来防止底部电极之间的短路。构成：在基板的上侧依次形成第一模膜，支撑膜，第二模膜，防弓膜，第三模膜。部分地蚀刻第三模具薄膜，防弓薄膜，第二模具薄膜，支撑薄膜和第一模具薄膜，并形成露出导电区域的第一开口（150b）。电连接到导电区域的底部电极（190）形成在第一开口的内壁上。去除第三模具薄膜，防弓薄膜和第二模具薄膜。通过消除支撑膜的一部分来形成支撑膜图案（150a）。

4. 发明授权

KR101898653B1 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 제조 방법 有权
公开(公告)号：KR101898653B1
公开(公告)日：2018-09-13
申请号：KR1020120049763
申请日：2012-05-10
申请人： 삼성전자주식회사
发明人： 정성희 , 강만석 , 김준 , 남기홍 , 최규완
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/66666 , H01L27/1052 , H01L27/10876 , H01L27/228 , H01L27/2454
摘要： 수직채널트랜지스터를구비하는반도체장치및 그제조방법이제공된다. 이제조방법은기판을패터닝하여활성영역을정의하는트렌치를형성하고, 상기트렌치의하부영역에희생패턴을형성하고, 상기트렌치의상부측벽에스페이서를형성하고, 상기희생패턴의상부면을리세스하여, 상기스페이서와상기희생패턴사이에서상기활성영역의측벽을노출시키는윈도우를형성하고, 상기윈도우를통해상기트렌치의측벽을도핑함으로써상기활성영역에불순물영역을형성한후, 상기트렌치내에상기불순물영역에전기적으로연결되는배선을형성하는단계를포함할수 있다.

5. 发明公开

KR1020160039739A 하드 마스크막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 审中-实审
标题翻译：用于形成硬掩模层的方法和使用其制造半导体器件的方法
公开(公告)号：KR1020160039739A
公开(公告)日：2016-04-12
申请号：KR1020140132455
申请日：2014-10-01
申请人： 삼성전자주식회사
发明人： 박세준 , 김도형 , 원제형 , 노상호 , 신은솔 , 이승무 , 최규완
IPC分类号： H01L21/205 , H01L21/20 , H01L21/027
CPC分类号： H01L21/3081 , C23C16/26 , C23C16/56 , H01L21/02115 , H01L21/02266 , H01L21/02274 , H01L21/31144 , H01L21/762 , H01L21/76224 , H01L27/10814 , H01L27/10852 , H01L27/10855 , H01L27/10888 , H01L29/4236
摘要： 본발명은하드마스크막의형성방법및 이를이용한반도체소자의제조방법에관한것으로, 보다구체적으로, 본발명에따른하드마스크막의형성방법은, 하드마스크막으로비정질탄소막을증착할때 아산화질소(NO)를투입함으로써, 하드마스크막의박막균일도를향상시키고식각대상막에대한식각선택비를높일수 있다. 나아가, 상기하드마스크막을이용함으로써, 식각대상막내에높은종횡비를갖는리세스영역을효율적으로형성할수 있다.
摘要翻译：本发明涉及一种硬掩模层的形成方法及其制造方法。更具体地，根据本发明的形成硬掩模层的方法可以通过在无定形碳层沉积时通过输入一氧化二氮（N 2 O）来改善硬掩模的膜均匀性并提高蚀刻目标层的蚀刻选择性硬掩模层。此外，通过使用硬掩模，可以有效地形成蚀刻目标层中具有高纵横比的凹陷区域。

6. 发明公开

KR1020150055473A 탄소 함유 박막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 审中-实审
标题翻译：用于形成含碳层的方法和使用其制造半导体器件的方法
公开(公告)号：KR1020150055473A
公开(公告)日：2015-05-21
申请号：KR1020130137887
申请日：2013-11-13
申请人： 삼성전자주식회사
发明人： 박세준 , 김호준 , 김도형 , 원제형 , 최규완
IPC分类号： H01L21/205 , H01L21/31
CPC分类号： H01L21/0332 , C23C16/26 , C23C16/50 , H01L21/02118 , H01L21/02274
摘要： 기판을챔버내로도입하는단계; 상기챔버내로탄화수소가스및 질소가스를함께주입하는단계; 및상기기판에탄소와질소를포함하는탄소함유박막을증착하는단계를포함하는박막형성방법으로서, 고선택비를갖는균일한탄소함유박막을형성하는방법을제공한다. 또한이 박막을이용하여반도체소자를형성하는방법을제공한다.
摘要翻译：一种形成薄膜的方法包括：将基板引入室中的步骤; 将烃气体和氮气同时喷入室内的步骤; 以及将包含碳和氮的含碳薄膜沉积到基板上的步骤。因此，该方法形成具有高选择率和均匀厚度的含碳薄膜。此外，本文公开了使用该薄膜制造半导体器件的方法。

7. 发明公开

KR1020020013195A 반도체 장치의 게이트 패턴 형성 방법 无效
标题翻译：用于形成半导体器件栅格图案的方法
公开(公告)号：KR1020020013195A
公开(公告)日：2002-02-20
申请号：KR1020000046677
申请日：2000-08-11
申请人： 삼성전자주식회사
发明人： 최규완
IPC分类号： H01L21/3213
摘要： PURPOSE: A method fro forming a gate pattern of a semiconductor device is provided to prevent silicon atoms of a polysilicon layer from being diffused to a silicide layer and to prevent a void inside the polysilicon layer, by forming a polysilicon layer spacer on the sidewall of a gate pattern and by performing a heat treatment process regarding the polysilicon layer spacer. CONSTITUTION: A gate oxide layer is formed on a semiconductor substrate(100). A doped polysilicon layer is formed on the gate oxide layer. The silicide layer is formed on the polysilicon layer. The silicide layer, the polysilicon layer and the gate oxide layer are sequentially patterned to form a gate pattern(107). A polysilicon spacer(109a) is formed on both sidewalls of the gate pattern. A heat treatment is performed regarding the resultant structure having the spacer to form a thermal oxide layer covering the gate pattern and the semiconductor substrate.
摘要翻译：目的：提供一种形成半导体器件的栅极图案的方法，以防止多晶硅层的硅原子扩散到硅化物层并通过在多晶硅层的侧壁上形成多晶硅层间隔来防止多晶硅层内的空隙并且通过对多晶硅层间隔物进行热处理工艺。构成：在半导体衬底（100）上形成栅氧化层。掺杂多晶硅层形成在栅氧化层上。硅化物层形成在多晶硅层上。硅化物层，多晶硅层和栅极氧化物层被顺序地图案化以形成栅极图案（107）。多晶硅间隔物（109a）形成在栅极图案的两个侧壁上。对具有间隔物的结构进行热处理，以形成覆盖栅极图案和半导体衬底的热氧化层。

8. 发明公开

KR1019990009775A PECVD 플라즈마 챔버의 서셉터 및 이를 이용한 챔버 클리닝 방법 无效
标题翻译： PECVD等离子室的基座和使用其的室清洁方法
公开(公告)号：KR1019990009775A
公开(公告)日：1999-02-05
申请号：KR1019970032273
申请日：1997-07-11
申请人： 삼성전자주식회사
发明人： 최규완
IPC分类号： H01L21/205
摘要： 클리닝 시간(cleaning time)을 단축할 수 있는 플라즈마 화학 기상 증착 장치 챔버의 서셉터 및 이를 이용한 챔버 클리닝(chamber cleaning) 방법에 관하여 개시한다. 본 발명은 도전물질로 구성된 하부지지부와, 상기 하부지지부와 연결된 상부에 구성되어 있는 절연층과, 상기 절연층의 상부에 구성되고 도전물질로 구성되어 웨이퍼가 안착되는 서셉터 표면부와, 상기 서셉터 표면부에 접촉되어 서셉터 표면부의 온도를 측정할 수 있는 온도측정 게이지(gauge)와, 상기 서셉터 표면부에 바이어스를 인가할 수 있는 수단을 포함하여 구성되는 것을 특징으로 하는 PECVD 플라즈마 챔버의 서셉터 및 이를 이용한 챔버 클리닝 방법을 제공한다

9. 发明公开

KR1020140006681A 열교환기 및 그 제조 방법 审中-实审
标题翻译：热交换器及其相关方法
公开(公告)号：KR1020140006681A
公开(公告)日：2014-01-16
申请号：KR1020120074212
申请日：2012-07-06
申请人： 삼성전자주식회사
发明人： 김기현 , 김명훈 , 김갑중 , 김상수 , 최규완
IPC分类号： F28F9/02 , F28F9/013 , F25D19/00 , F25D11/00
CPC分类号： F28F9/0212 , B21D53/02 , F25B39/04 , F25B2400/06 , F25D11/02 , F28D1/0417 , F28D1/0435 , F28D1/0443 , F28D1/0478 , F28F2265/32 , F28F2270/02 , Y10T29/49389
摘要： Disclosed is a refrigerator having a freezer compartment and a refrigerator compartment which independently cools the freezer compartment and the refrigerator compartment by circulating two independent cooling cycles with two compressors. The refrigerator includes the two compressors, two condensers, two expanding valves, and two evaporators. One of the two condensers is arranged inside a machine room, and the other condenser is arranged outside of the machine room. The two condensers improve a heat radiating effect of the machine room and the easiness of arrangement. Furthermore, the refrigerator includes the two compressors, a dual-pass condenser, the two expanding valves, and the two evaporators. The dual-pass condenser may have two independent condensing paths.
摘要翻译：公开了一种具有冷冻室和冷藏室的冰箱，其通过使两个压缩机循环两个独立的冷却循环来独立地冷却冷冻室和冷藏室。冰箱包括两个压缩机，两个冷凝器，两个膨胀阀和两个蒸发器。两个电容器之一布置在机房内，另一个冷凝器布置在机房外部。两个电容器提高了机房的散热效果和安排的容易性。此外，冰箱包括两个压缩机，双通冷凝器，两个膨胀阀和两个蒸发器。双路冷凝器可以具有两个独立的冷凝路径。

10. 发明公开

KR1019990009773A 플로팅 상태를 갖는 플라즈마 챔버의 서셉터 无效
标题翻译：具有浮动状态的等离子体室的感受器
公开(公告)号：KR1019990009773A
公开(公告)日：1999-02-05
申请号：KR1019970032271
申请日：1997-07-11
申请人： 삼성전자주식회사
发明人： 최규완
IPC分类号： H01L21/306
摘要： 플로팅 상태를 갖는 플라즈마 챔버의 서셉터에 관하여 개시한다. 이를 위하여 본 발명은 플라즈마를 발생할 수 있는 챔버와, 챔버 내부로 반응소스를 투입할 수 있는 가스주입관과, 챔버에서 배기가스를 외부로 뽑아낼 수 있는 배기관을 포함하여 구성된 플라즈마 챔버 내부에서 웨이퍼를 안착시키는 서셉터에 있어서, 서셉터는 하부지지부와 웨이퍼를 안착시키는 서셉터 표면부가 절연층에 의하여 분리되어 서셉터 표면부가 플로팅되어 있는 것을 특징으로 하는 플라즈마 챔버의 서셉터를 제공한다. 따라서, 서셉터와 동일한 재질의 막을 적층할 수 있고, 플로팅된 서셉터의 표면부로 적당한 바이어스를 인가하여 플라즈마의 상태를 더욱 가속시켜 식각 및 적층시에 소요되는 시간을 줄일 수 있는 플라즈마 챔버의 서셉터를 실현할 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式