专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

KR20210024321A KR20210024321A - Semiconductor device 审中-公开
公开(公告)号：KR20210024321A
公开(公告)日：2021-03-05
申请号：KR1020190102583A
申请日：2019-08-21
申请人： 삼성전자주식회사
发明人： 김태형 , 정진우 , 권지욱 , 라힐 아즈맛 , 천관영
IPC分类号： H01L29/423 , H01L27/092 , H01L27/11 , H01L29/417 , H01L29/737 , H01L29/78
CPC分类号： H01L27/0922 , H01L27/0207 , H01L21/02532 , H01L21/02603 , H01L21/823807 , H01L21/823814 , H01L21/823871 , H01L23/5286 , H01L27/0924 , H01L27/1104 , H01L29/0673 , H01L29/0847 , H01L29/41725 , H01L29/4236 , H01L29/42392 , H01L29/66742 , H01L29/7371 , H01L29/7848 , H01L29/7849 , H01L29/78618 , H01L29/78696 , H01L27/1108 , H01L27/1116 , H01L27/11807
摘要： 본 발명은 기판; 상기 기판의 상부에 제1 방향을 따라 순차적으로 제공되는 제1 내지 제3 활성 패턴들, 상기 제1 내지 제3 활성 패턴들은 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고; 상기 제1 활성 패턴과 연결되는 제1 파워레일;상기 제2 활성 패턴과 연결되는 제2 파워레일; 및 상기 제3 활성 패턴과 연결되는 제3 파워레일을 포함한다. 상기 제2 활성 패턴의 상기 제1 방향으로의 폭은, 상기 제1 활성 패턴의 상기 제1 방향으로의 폭의 2배 이상이고, 상기 제3 활성 패턴의 상기 제1 방향으로의 폭의 2배 이상이다.

2. 发明专利

KR102233211B1 KR102233211B1 - Semiconductor device 有权
公开(公告)号：KR102233211B1
公开(公告)日：2021-03-29
申请号：KR1020130121012A
申请日：2013-10-11
申请人： 삼성전자주식회사
发明人： 라힐 아즈마트 , 르윅 센구프타 , 박철홍 , 천관영
IPC分类号： H01L21/3205 , H01L21/28
CPC分类号： H01L27/11807 , H01L23/535 , H01L23/5384 , H01L29/0649 , H03K19/1736 , H01L27/0207 , H01L2924/0002
摘要： 반도체 소자가 제공된다. 복수의 로직 셀들이 제공되는 기판 및 상기 복수의 로직 셀들 내의 트랜지스터들이 제공된다. 상기 트랜지스터들의 단자들에 접속되는 콘택들, 상기 콘택들의 상면과 접하는 제 1 비아들; 및 상기 제 1 비아들의 상면과 접하는 제 1 배선들이 제공된다. 상기 제 1 배선들은 상기 제 1 콘택들을 통하여 상기 복수의 로직 셀들을 연결하는 공통 도전 라인을 포함하고, 상기 제 1 배선들 전부는 일 방향으로 긴 직선(straight line) 형상을 갖는다.

3. 发明公开

KR1020170108765A 반도체 장치 및 그 제조 방법 审中-实审
标题翻译：半导体装置及其制造方法
公开(公告)号：KR1020170108765A
公开(公告)日：2017-09-27
申请号：KR1020160103671
申请日：2016-08-16
申请人： 삼성전자주식회사
发明人： 천관영 , 박윤문 , 서강일 , 양원석
IPC分类号： H01L27/02 , H01L27/06
CPC分类号： H01L27/0886 , H01L21/823437 , H01L21/823475 , H01L23/528 , H01L27/0207 , H01L27/088
摘要： 반도체장치및 그제조방법이제공된다. 상기반도체장치는제1 액티브영역, 상기제1 액티브영역과이격된제2 액티브영역, 및제1 가상의라인을따라상기제1 액티브영역과교차되는제1 게이트파트와, 제2 가상의라인을따라상기제2 액티브영역과교차되는제2 게이트파트와, 상기제1 게이트파트와상기제2 게이트파트를연결하고, 상기제1 가상의라인및 상기제2 가상의라인과교차되는제3 가상의라인을따라연장되는제3 게이트파트를포함하는제1 게이트라인을포함하되, 상기제1 내지제3 게이트파트는, 동일평면상에배치된다.
摘要翻译：提供了一种半导体器件及其制造方法。的半导体器件是在第一有源区，所述第一有源区和从所述第二有源区域，第一栅极部分和沿着mitje第一虚拟交叉线与所述第一有源区中的第二假想线间隔所述第二和第二栅极部分相交的有源区域，第一栅极部分和栅极部分的第二连接，该第一假想线和第三虚拟的线相交的第二虚拟线并且第一栅极线包括沿着第一栅极线延伸的第三栅极部分，其中第一至第三栅极部分布置在同一平面上。

4. 发明公开

KR1020160012883A 반도체 소자 및 이의 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020160012883A
公开(公告)日：2016-02-03
申请号：KR1020150016179
申请日：2015-02-02
申请人： 삼성전자주식회사
发明人： 도정호 , 백상훈 , 오상규 , 천관영 , 박선영 , 송태중
IPC分类号： H01L27/092 , H01L21/8238
CPC分类号： H01L27/0922 , H01L21/8238
摘要： 본발명은전계효과트랜지스터를포함하는반도체소자의제조방법에관한것으로, 보다구체적으로기판내에 PMOSFET 영역과 NMOSFET 영역을정의하는것; 제1 및제2 게이트전극들을형성하는것, 상기제1 및제2 게이트전극들은서로평행하게연장되면서상기 PMOSFET 영역과상기 NMOSFET 영역을가로지르고; 상기제1 및제2 게이트전극들을덮는층간절연막을형성하는것; 상기층간절연막을패터닝하여, 상기제1 게이트전극상에제1 서브콘택홀을형성하는것, 평면적관점에서상기제1 서브콘택홀은상기 PMOSFET 및 NMOSFET 영역들사이에위치하고; 및상기층간절연막을패터닝하여, 상기제2 게이트전극의상면을노출하는제1 게이트콘택홀을형성하는것을포함할수 있다. 이때, 상기제1 서브콘택홀 및상기제1 게이트콘택홀은서로연결되어하나의연통홀(communicating hole)을이룰수 있다.
摘要翻译：本发明涉及一种用于制造包括场效应晶体管的半导体器件的方法，具体包括以下步骤：在衬底中限定PMOSFET区域和NMOSFET区域; 形成第一和第二栅电极; 形成层间绝缘膜，所述层间绝缘膜具有与所述PMOSFET区域和所述NMOSFET区域交叉的所述第一和第二栅电极并行延伸并覆盖所述第一和第二栅电极; 通过图案化层间绝缘膜在第一栅电极上形成第一子接触孔; 以及通过对所述层间绝缘膜进行构图而形成暴露所述第二栅极电极的上表面的第一栅极接触孔，而所述第一子接触孔位于所述PMOSFET和NMOSFET区域之间。这里，第一子接触孔和第一栅极接触孔被连接以形成单个连通孔。本发明的目的在于提供半导体装置的制造方法，简化制造工序，提高集成度。

5. 发明授权

KR102211638B1 반도체 장치 有权
公开(公告)号：KR102211638B1
公开(公告)日：2021-02-04
申请号：KR1020170072391
申请日：2017-06-09
申请人： 삼성전자주식회사
发明人： 김효진 , 천관영
IPC分类号： H01L29/78 , H01L29/66 , H01L29/06
摘要： 반도체장치가제공된다. 반도체장치는, 제1 방향으로연장되는제1 및제2 액티브영역과, 상기제1 액티브영역과상기제2 액티브영역사이에형성되는소자분리영역을포함하고, 상기제1 방향과교차하는제2 방향의제1 폭을갖는셀 영역, 상기셀 영역상에상기제1 방향으로서로이격되고, 상기제2 방향으로연장되는제1 및제2 게이트구조체, 상기셀 영역상에상기제1 방향으로연장되고, 상기제2 방향으로서로제1 간격만큼이격되고, 각각상기제2 방향의제2 폭을갖는제1 및제2 메탈라인, 상기제1 게이트구조체와상기제1 메탈라인을전기적으로연결하고, 적어도일부가상기소자분리영역과오버랩되는제1 게이트컨택, 및상기제2 게이트구조체와상기제2 메탈라인을전기적으로연결하고, 적어도일부가상기소자분리영역과오버랩되는제2 게이트컨택을포함하되, 상기제1 폭을상기제1 간격과상기제2 폭을합한값으로나눈값이 6 이하이다.

6. 发明公开

KR1020150072796A 반도체 소자 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020150072796A
公开(公告)日：2015-06-30
申请号：KR1020130160347
申请日：2013-12-20
申请人： 삼성전자주식회사
发明人： 아즈마트,라힐 , 센구프타,르윅 , 박철홍 , 천관영
IPC分类号： H01L21/8238
CPC分类号： H01L27/092 , H01L21/823828 , H01L21/823871 , H01L27/0207
摘要： PMOSFET 영역과 NMOSFET 영역을포함하는기판이제공된다. 상기 PMOSFET 영역상에제 1 게이트전극및 제 2 게이트전극이제공되고, 상기 NMOSFET 영역상에제 3 게이트전극및 제 4 게이트전극이제공된다. 상기제 2 게이트전극과상기제 3 게이트전극을연결하는연결콘택이제공되고, 상기연결콘택상에제공되고, 상기연결콘택과교차하여상기제 1 게이트전극과상기제 4 게이트전극을연결하는연결배선이제공된다.
摘要翻译：提供了包括PMOSFET区域和NMOSFET区域的衬底。第一栅极电极和第二栅电极设置在PMOSFET区域上，并且在NMOSFET区域上设置第三栅电极和第四栅电极。提供了连接第二栅电极和第三栅电极的连接触点，并且提供了通过穿过连接触点而连接第一栅电极和第四栅电极的连接线。

7. 发明授权

KR102253496B1 반도체 소자 및 이의 제조 방법 有权
公开(公告)号：KR102253496B1
公开(公告)日：2021-05-20
申请号：KR1020150016179
申请日：2015-02-02
申请人： 삼성전자주식회사
发明人： 도정호 , 백상훈 , 오상규 , 천관영 , 박선영 , 송태중
IPC分类号： H01L21/8238 , H01L27/092
摘要： 본발명은전계효과트랜지스터를포함하는반도체소자의제조방법에관한것으로, 보다구체적으로기판내에 PMOSFET 영역과 NMOSFET 영역을정의하는것; 제1 및제2 게이트전극들을형성하는것, 상기제1 및제2 게이트전극들은서로평행하게연장되면서상기 PMOSFET 영역과상기 NMOSFET 영역을가로지르고; 상기제1 및제2 게이트전극들을덮는층간절연막을형성하는것; 상기층간절연막을패터닝하여, 상기제1 게이트전극상에제1 서브콘택홀을형성하는것, 평면적관점에서상기제1 서브콘택홀은상기 PMOSFET 및 NMOSFET 영역들사이에위치하고; 및상기층간절연막을패터닝하여, 상기제2 게이트전극의상면을노출하는제1 게이트콘택홀을형성하는것을포함할수 있다. 이때, 상기제1 서브콘택홀 및상기제1 게이트콘택홀은서로연결되어하나의연통홀(communicating hole)을이룰수 있다.

8. 发明公开

KR1020150033417A 반도체 소자 및 그 제조 방법 审中-实审
标题翻译：半导体器件及其形成方法
公开(公告)号：KR1020150033417A
公开(公告)日：2015-04-01
申请号：KR1020130113410
申请日：2013-09-24
申请人： 삼성전자주식회사
发明人： 전수연 , 센구프타,르윅 , 박철홍 , 천관영 , 이유선 , 이현종
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/11807 , H01L27/0207 , H01L2027/11861 , H01L2027/11881 , H01L21/28273 , H01L21/76205 , H01L21/76877 , H01L21/823892
摘要： 반도체소자가제공된다. 복수의로직셀들이제공되는기판및 상기기판상에제공되고제 1 방향으로연장하는복수의활성부분들이제공된다. 상기제 1 방향과교차하는제 2 방향으로연장하고, 교대로배치되는콘택들및 게이트구조체들, 및상기복수의로직셀들의경계를따라제 1 방향으로연장하는공통도전라인이제공된다. 상기콘택들중 적어도하나는상기공통도전라인과비아를사이에두고연결되고, 상기콘택들각각은복수의활성부분들과교차한다. 상기콘택들의단부들은상기제 1 방향을따라서로얼라인된다.
摘要翻译：提供一种半导体器件。提供了其中设置有多个逻辑单元的基板，以及设置在基板上并沿第一方向延伸的多个有源部分。提供了沿与第一方向交叉的第二方向延伸的接触和栅极结构，并且沿着多个逻辑单元的边界在第一方向上延伸的公共导电线。在共用导线和通孔插入时，至少一个触头连接，并且每个触点跨过多个有效部分。触点的端部沿着第一方向彼此对准。

9. 发明授权

KR102233211B1 반도체 소자 有权
公开(公告)号：KR102233211B1
公开(公告)日：2021-03-29
申请号：KR1020130121012
申请日：2013-10-11
申请人： 삼성전자주식회사
发明人： 아즈마트,라힐 , 센구프타,르윅 , 박철홍 , 천관영
IPC分类号： H01L21/3205 , H01L21/28
摘要： 반도체소자가제공된다. 복수의로직셀들이제공되는기판및 상기복수의로직셀들내의트랜지스터들이제공된다. 상기트랜지스터들의단자들에접속되는콘택들, 상기콘택들의상면과접하는제 1 비아들; 및상기제 1 비아들의상면과접하는제 1 배선들이제공된다. 상기제 1 배선들은상기제 1 콘택들을통하여상기복수의로직셀들을연결하는공통도전라인을포함하고, 상기제 1 배선들전부는일 방향으로긴 직선(straight line) 형상을갖는다.

10. 发明授权

KR102083388B1 반도체 소자 및 그 제조 방법 有权
公开(公告)号：KR102083388B1
公开(公告)日：2020-03-02
申请号：KR1020130113410
申请日：2013-09-24
申请人： 삼성전자주식회사
发明人： 전수연 , 센구프타,르윅 , 박철홍 , 천관영 , 이유선 , 이현종
IPC分类号： H01L27/115 , H01L21/8247

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式