专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101583517B1 1차원 나노 구조물 배열 방법 및 이를 이용한 반도체 장치의 제조 방법 有权
标题翻译： 1制造一维纳米结构的方法和使用其制造半导体器件的方法
公开(公告)号：KR101583517B1
公开(公告)日：2016-01-20
申请号：KR1020080117868
申请日：2008-11-26
申请人： 삼성전자주식회사
发明人： 조병옥 , 이문숙 , 정석우 , 야스에타카히로 , 전상훈 , 조은희
IPC分类号： H01L21/027
摘要： 1차원나노구조물배열방법에서, 일정한패턴을갖는몰드를복수개의 1차원나노구조물들이형성된제1 기판상으로제1 기판에평행한방향을따라이동시켜, 1차원나노구조물들을몰드상에접착시킨다. 몰드를제2 기판상에접촉시킴으로써, 몰드상에접착된 1차원나노구조물들을제2 기판상으로전사시킨다. 이에따라, 간단하고효율적으로 1차원나노구조물들을제2 기판상에원하는방향으로배열하거나혹은미리디자인된패턴대로배열할수 있다.

2. 发明公开

KR1020100053795A 메모리 유닛의 제조 방법 无效
标题翻译：制造记忆单元的方法
公开(公告)号：KR1020100053795A
公开(公告)日：2010-05-24
申请号：KR1020080112595
申请日：2008-11-13
申请人： 삼성전자주식회사
发明人： 이문숙 , 조병옥 , 정석우 , 야스에타카히로 , 전상훈 , 조은희
IPC分类号： H01L27/115 , H01L21/8247 , B82Y10/00
CPC分类号： H01L21/28273 , B82Y10/00 , H01L21/31144 , H01L21/3213 , H01L21/76224 , Y10S977/762
摘要： PURPOSE: A method for manufacturing a memory unit is provided to arrange precisely integrated nano-wires on a substrate using guide patterns of a micro-structure as a molding layer. CONSTITUTION: A first electrode layer is formed on an acceptor substrate(100). A micro-structure includes first guide patterns and a second guide patterns on the first electrode layer. First nano-wires(204) are formed on a donor substrate. The first nano-wires are attached on the upper side of the first electrode layer and the second guide patterns. A part of the first electrode layer is removed in order to form first electrodes(120) on the lower side of the first nano-wires. An insulation layer for filling space between the first electrodes and the first nano-wires is formed on the acceptor substrate. Second electrodes are formed on the first nano-wires and the insulation layer.
摘要翻译：目的：提供一种用于制造存储单元的方法，以使用作为模制层的微结构的引导图案将精确集成的纳米线布置在基板上。构成：在受主衬底（100）上形成第一电极层。微结构包括第一引导图案和第一电极层上的第二引导图案。在施主衬底上形成第一纳米线（204）。第一纳米线附着在第一电极层和第二引导图案的上侧。去除第一电极层的一部分以在第一纳米线的下侧形成第一电极（120）。在受主基板上形成用于填充第一电极和第一纳米线之间的空间的绝缘层。在第一纳米线和绝缘层上形成第二电极。

3. 发明公开

KR1020100006081A 씬 필름 트랜지스터 및 그 제조 방법 失效
标题翻译：薄膜晶体管及其制造方法
公开(公告)号：KR1020100006081A
公开(公告)日：2010-01-18
申请号：KR1020080066255
申请日：2008-07-08
申请人： 삼성전자주식회사
发明人： 전상훈 , 이문숙 , 조병옥
IPC分类号： H01L29/786 , B82Y10/00
CPC分类号： H01L29/41733 , H01L27/1292 , H01L29/42384 , H01L29/78696
摘要： PURPOSE: A thin film transistor and a manufacturing method thereof are provided to reduce cost by forming a source line and a drain line through printing. CONSTITUTION: A thin film transistor comprises a structure, a source line(20), and a drain line(22). A gate electrode(12), a gate insulating layer and a channel film is laminated in the structure. The source line is located in order to contact the channel film. The source line is extended in the direction crossing the gate electrode and is positioned inside the edge of the gate electrode. A drain is positioned to contact a channel film and has a shape which is symmetrical with source line.
摘要翻译：目的：提供薄膜晶体管及其制造方法，以通过印刷形成源极线和漏极线来降低成本。构成：薄膜晶体管包括结构，源极线（20）和漏极线（22）。在该结构中层叠栅电极（12），栅极绝缘层和沟道膜。源极线位于为了接触通道膜。源极线在与栅电极交叉的方向上延伸并位于栅电极的边缘内。排水管定位成与通道膜接触并具有与源极线对称的形状。

4. 发明公开

KR1020060110385A 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열 有权
标题翻译：电阻记忆体，其形成方法和使用其的电阻记忆阵列
公开(公告)号：KR1020060110385A
公开(公告)日：2006-10-25
申请号：KR1020050032470
申请日：2005-04-19
申请人： 삼성전자주식회사
发明人： 조병옥 , 이문숙 , 다카히로야스에
IPC分类号： H01L27/10 , H01L21/027 , B82Y10/00
CPC分类号： H01L51/0001 , B82Y10/00 , G11C13/0014 , G11C13/0016 , G11C13/04 , H01L27/283 , H01L51/0018 , H01L51/0591 , B82Y40/00
摘要： A resistive memory cell, its forming method and a resistive memory array using the same are provided to simplify manufacturing processes by patterning directly a photoimageable switchable material using a photochemical ray irradiation. A resistive memory cell comprises a photoimageable switchable memory element pattern and two electrodes. The photoimageable switchable memory element pattern(107a) is capable of being patterned by a photochemical ray irradiation. The photoimageable switchable memory element pattern is capable of being switched between discernable resistive states. The two electrodes(105,119a) are arranged at both opposite surfaces of the photoimageable switchable memory element pattern.
摘要翻译：提供了一种电阻式存储单元，其形成方法和使用其的电阻式存储器阵列，以通过使用光化学射线照射直接构图可光成像的可切换材料来简化制造工艺。电阻式存储单元包括可光成像的可切换存储元件图案和两个电极。可光成像可切换存储元件图案（107a）能够通过光化学射线照射进行图案化。可光成像的可切换存储元件图案能够在可辨别的电阻状态之间切换。两个电极（105,119a）布置在可光成像可切换存储元件图案的两个相对表面处。

5. 发明公开

KR1020060018172A 상변화 메모리 장치 및 이의 제조 방법 失效
标题翻译：相变存储器件及其制造方法
公开(公告)号：KR1020060018172A
公开(公告)日：2006-02-28
申请号：KR1020040066532
申请日：2004-08-23
申请人： 삼성전자주식회사
发明人： 조병옥 , 남상돈 , 최석헌
IPC分类号： H01L27/115
CPC分类号： H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/16 , H01L45/1675 , H01L21/28273
摘要： 상변화 메모리 장치 및 이의 제조 방법에 관한 것으로서, 제1절연막 패턴에 형성된 비아홀 내에 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선을 형성한 후 상기 제1절연막 패턴 상에 상기 금속 배선과 연결되는 콘택 전극을 포함하는 제2절연막 패턴을 형성한다. 이어서, 상기 제2절연막 패턴 상에 상변화 물질막을 형성한 후 상기 상변화 물질막 상에 상부 전극막을 형성함으로서 상변화 메모리 장치를 완성한다. 상술한 방법으로 형성된 상변환 메모리 장치는 금속 배선 내에 공극이 형성되지 않기 때문에 저항의 페일(Fail)없이 고속으로 정보를 저장 및 소거 할 수 있다.
摘要翻译：在第一绝缘膜图案上形成包括在第一绝缘膜图案中形成的通孔中的金属膜图案以及嵌入在金属膜图案的上部中心中的插塞的金属布线，形成包括连接到金属布线的接触电极的第二绝缘膜图案。随后，在第二绝缘膜图案上形成相变材料膜，然后在相变材料膜上形成上电极膜以完成相变存储器件。通过上述方法形成的相变存储器件可以高速地存储和擦除信息，而不会导致电阻器的故障，因为在金属布线中没有形成空隙。

6. 发明公开

KR1020110006080A 구조물들 검측 방법 无效
标题翻译：检查结构的方法
公开(公告)号：KR1020110006080A
公开(公告)日：2011-01-20
申请号：KR1020090063547
申请日：2009-07-13
申请人： 삼성전자주식회사
发明人： 우석훈 , 여정호 , 조병옥 , 박주온 , 박창민 , 김원선
IPC分类号： G01N21/25 , G01B11/30
CPC分类号： G01B11/06 , G01B11/02 , G01B11/24 , G01B2210/56 , G01N21/956 , G01N2021/95615 , G03F7/70625
摘要： PURPOSE: A structure inspecting method is provided to facilitate the measurement of the line width and thicknesses of structure by removal in processes of offsetting measurement difference between a model and a structure to be measured. CONSTITUTION: A structure inspecting method comprises following steps. A preliminary spectrum of standard diffraction intensity according to the line widths of the standard structures is prepared(S100). The linear spectrum is obtained from the preliminary spectrum in a fixed line width range(S110). The first light is incident to a structure formed on a structure to be measured(S120). The diffracted measurement diffraction intensity is measured from the structure(S130). The line width of the structure is obtained from the measurement diffraction intensity using the linear spectrum(S140).
摘要翻译：目的：提供一种结构检查方法，以便在模拟和待测量结构之间的测量差异偏移的过程中通过去除在线宽度和结构厚度的测量。构成：结构检查方法包括以下步骤。准备根据标准结构的线宽的标准衍射强度的初步光谱（S100）。从固定线宽范围的初步光谱获得线性光谱（S110）。第一光入射到待测结构上形成的结构（S120）。从结构（S130）测量衍射测量衍射强度。使用线性光谱从测量衍射强度获得结构的线宽（S140）。

7. 发明公开

KR1020100009869A 씨모스 트랜지스터 및 그 제조 방법 无效
标题翻译： CMOS晶体管及其制造方法
公开(公告)号：KR1020100009869A
公开(公告)日：2010-01-29
申请号：KR1020080070685
申请日：2008-07-21
申请人： 삼성전자주식회사
发明人： 전상훈 , 이문숙 , 조병옥
IPC分类号： H01L27/092 , H01L21/8238 , B82Y40/00
CPC分类号： H01L27/124 , B82Y10/00 , H01L27/095 , H01L27/1214 , H01L27/1222 , H01L27/1225 , H01L27/1251 , H01L29/0665 , H01L29/0673 , H01L29/45 , H01L29/7839 , H01L29/78681 , H01L29/7869
摘要： PURPOSE: A CMOSFET and a manufacturing method thereof are provided to obtain On/Off property by forming an N-type transistor and a P-type transistor on a semiconducting channel film. CONSTITUTION: A first and a second gate electrode(102a,102b) are formed on a substrate(100). A gate insulating layer(104) is laminated on the first and the second gate electrode and the substrate. An N-type semiconducting channel film(106) is formed on the substrate to cover the gate insulating layer(104). An ohmic contact(108) is welded on an N-type semiconducting channel film surface of the first gate electrode. A Schottky contact(110) is welded on the N-type semiconducting channel film of the both sides of the second gate electrode. The ohmic contact and the Schottky contact are covered by a protective film(112). The ohmic contact and the Schottky contact are electrically connected through a second wire(120). The third wire(122) is electrically connected to the ohmic contact. The fourth wire(124) is electrically connected to the Schottky contact.
摘要翻译：目的：提供CMOSFET及其制造方法，通过在半导体沟道膜上形成N型晶体管和P型晶体管来获得On / Off特性。构成：在基板（100）上形成第一和第二栅电极（102a，102b）。栅极绝缘层（104）层叠在第一和第二栅电极和基板上。在衬底上形成N型半导体沟道膜（106）以覆盖栅极绝缘层（104）。欧姆接触件（108）焊接在第一栅电极的N型半导体沟道膜表面上。将肖特基接触件（110）焊接在第二栅电极的两侧的N型半导体沟道膜上。欧姆接触和肖特基接触被保护膜（112）覆盖。欧姆接触和肖特基接触通过第二导线（120）电连接。第三线（122）电连接到欧姆接触。第四线（124）电连接到肖特基接触。

8. 发明公开

KR1020090029045A 트랜지스터의 채널로 나노 물질을 이용하는 바이오 센서 및그 제조 방법 有权
标题翻译：使用纳米材料作为晶体管的通道的生物传感器及其制造方法
公开(公告)号：KR1020090029045A
公开(公告)日：2009-03-20
申请号：KR1020070094290
申请日：2007-09-17
申请人： 삼성전자주식회사
发明人： 이문숙 , 조병옥 , 류만형 , 야스에타카히로 , 하정환
IPC分类号： G01N27/414 , G01N27/00 , B82B1/00 , B82B3/00
CPC分类号： G01N27/4145 , B82Y10/00 , B82Y15/00 , G01N27/4146 , H01L51/0595 , H01L2924/0002 , H01L2924/00
摘要： A biosensor using nano-material as a channel of a transistor and a manufacturing method thereof are provided to read difference of conductance through a first signal wire and a second signal wire as the nano-structure of a semiconductor shows specific conductance in case a probe is combined with a bio-sample. A biosensor using nano-material as a channel of a transistor comprises: a first and second signal wires(150,160) installed inside an insulating layer; a nano-structure of a semiconductor electrically connected to the first signal wire and the second signal wire; and a plurality of probes(200) combined on the nano-structure of the semiconductor. The nano-structure of the semiconductor shows specific conductance in case the probe is combined with a bio-sample.
摘要翻译：提供了使用纳米材料作为晶体管的沟道的生物传感器及其制造方法，以通过第一信号线和第二信号线读取电导差，因为半导体的纳米结构在探针为结合生物样品。使用纳米材料作为晶体管的通道的生物传感器包括：安装在绝缘层内的第一和第二信号线（150,160）; 电连接到第一信号线和第二信号线的半导体的纳米结构; 以及组合在半导体的纳米结构上的多个探针（200）。半导体的纳米结构在探头与生物样品组合的情况下显示比电导。

9. 发明授权

KR100836759B1 유기 메모리 소자 및 그 형성 방법 失效
标题翻译：有机记忆装置及其形成方法
公开(公告)号：KR100836759B1
公开(公告)日：2008-06-10
申请号：KR1020060097503
申请日：2006-10-04
申请人： 삼성전자주식회사
发明人： 야스에다카히로 , 조병옥 , 이문숙
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L51/005 , B82Y10/00 , G11C13/0014 , G11C13/0016 , H01L51/0075 , H01L51/0595
摘要： 두 전극 사이에 자기조직화단분자막과 적어도 두 저항 상태들 사이에서 스위칭 가능한 메모리막이 놓인 메모리 셀이 제공된다. 자기조직화단분자막은 전극과 메모리막 사이의 접착을 향상시키고 이들 사이의 계면특성을 향상시킬 수 있다.
메모리 소자, 저항 메모리, 폴리머, 단분자막

10. 发明授权

KR100626388B1 상변환 메모리 소자 및 그 형성 방법 有权
标题翻译：相变存储器件及其形成方法
公开(公告)号：KR100626388B1
公开(公告)日：2006-09-20
申请号：KR1020040083690
申请日：2004-10-19
申请人： 삼성전자주식회사
发明人： 조병옥 , 주석호 , 유경창 , 변경래
IPC分类号： H01L21/8247 , G11C11/15 , H01L27/115 , H01L21/28
CPC分类号： H01L45/06 , H01L27/2436 , H01L45/122 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/1666
摘要： 저항 산포 불량이 발생하지 않으면서 프로그램 전류를 효과적으로 낮출 수 있는 상변환 기억 소자 및 그 형성 방법을 개시한다. 이 상변환 기억 소자는 층간절연막 상의 하부전극 패턴; 상기 하부전극 패턴 상에 위치하는 절연막 패턴; 상기 절연막 패턴과 상기 하부전극 패턴을 관통하여 상기 하부전극 패턴 및 상기 층간절연막과 접하는 상변환 패턴; 및 상기 상변환 패턴 상의 상부전극을 구비한다.
상변환 기억 소자

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式