专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101660782B1 메모리 소자 및 이의 제조방법 有权
标题翻译：存储器件及其制造方法
公开(公告)号：KR101660782B1
公开(公告)日：2016-09-29
申请号：KR1020100073212
申请日：2010-07-29
申请人： 삼성전자주식회사
发明人： 손윤호 , 이몽섭 , 황인석 , 정대혁 , 최석헌 , 이상준
IPC分类号： H01L21/768 , H01L21/02 , H01L21/306 , H01L27/108 , H01L29/10 , H01L23/485
CPC分类号： H01L27/10888 , H01L21/02057 , H01L21/02063 , H01L21/30608 , H01L21/76805 , H01L21/76814 , H01L21/76897 , H01L23/485 , H01L27/10814 , H01L27/10855 , H01L29/1037 , H01L29/41766 , H01L2924/0002 , H01L2924/00
摘要： 접촉면적을확장할수 있는콘택구조물을구비하는메모리소자가개시된다. 메모리소자는도전성구조물이배치된제1 영역및 제1 영역을한정하는제2 영역으로구분되고제1 영역의표면으로부터경사지게함몰되어제1 영역의기판표면으로부터기울어진적어도하나의경사면을내측면으로구비하는리세스를구비하는기판, 도전성구조물을덮도록기판상에배치되고리세스와연결되어제1 영역의일부를노출하는콘택홀을구비하는절연막및 콘택홀 및리세스를매립하는도전패턴을구비한다. 디자인룰의축소에따라패턴의선폭이나간격의줄어든다할지라도이로인한접촉저항의증가를충분히방지할수 있다.

2. 发明公开

KR1020160021962A 반도체 소자 및 이의 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020160021962A
公开(公告)日：2016-02-29
申请号：KR1020140107141
申请日：2014-08-18
申请人： 삼성전자주식회사
发明人： 손윤호 , 이몽섭
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L27/10876 , H01L21/31111 , H01L21/31116 , H01L21/32133 , H01L21/76801 , H01L21/76877 , H01L21/76897 , H01L23/485 , H01L27/10814 , H01L27/10823 , H01L27/10855 , H01L27/10885 , H01L27/10888 , H01L2924/0002 , H01L2924/00
摘要： 본발명은반도체소자및 이를제조하는방법에관한것으로, 보다상세하게는제2 콘택이제2 불순물영역과접촉하는면적을넓힐수 있어, 고집적화에따른저항증가의문제및 상기제2 콘택의잘못된배열로인한접촉불량의문제를개선할수 있다. 또한, 질화패턴을이용하여, 접촉면적이증가된상기제2 콘택을용이하게형성할수 있다.
摘要翻译：半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法。更具体地，可以延长第二接触与第二杂质区接触的接触区域。因此，可以解决诸如由于第二接触的未对准而导致的接触误差以及由于高集成度导致的电阻增加的问题。此外，通过使用硝化图案可以容易地形成具有增加的接触面积的第二接触。

3. 发明公开

KR1020150134995A 반도체 소자의 제조 방법 审中-实审
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020150134995A
公开(公告)日：2015-12-02
申请号：KR1020140062588
申请日：2014-05-23
申请人： 삼성전자주식회사
发明人： 이몽섭 , 이상준 , 손윤호
IPC分类号： H01L21/764 , H01L21/302 , H01L21/31 , H01L21/8242
CPC分类号： H01L21/7682 , H01L21/31111 , H01L21/31116 , H01L21/764 , H01L21/76895 , H01L21/76897 , H01L22/12 , H01L22/20 , H01L27/10855 , H01L27/10885
摘要： 본발명의기술적사상에의한반도체소자의제조방법은, 기판상에제1 도전성구조체를형성하는단계; 상기제1 도전성구조체측벽에절연막을형성하는단계; 상기절연막을사이에두고상기제1 도전성구조체와이격된곳에제2 도전성구조체를형성하는단계; 1차건식세정(dry cleaning) 공정을실시하여상기절연막의일부를제거하는단계; 퍼지(purge) 공정을실시하여상기 1차건식세정공정에서사용한반응물또는상기 1차건식세정공정결과발생한부산물을제거하는단계; 및 2차건식세정공정을실시하여상기절연막의잔부중 일부또는전부를제거하여상기제1 도전성구조체및 상기제2 도전성구조체사이에에어갭을형성하는단계;를포함하는것을특징으로한다.
摘要翻译：根据本发明的制造半导体器件的方法包括以下步骤：在衬底上形成第一导电结构; 在所述第一导电结构的侧壁上形成绝缘层; 在与所述第一导电结构间隔开的位置处形成第二导电结构，同时在所述第一导电结构之间具有所述绝缘层; 通过进行第一次干洗处理来去除绝缘层的一部分; 通过进行清洗处理，去除第一干法清洗过程中使用的反应物或通过第一干洗过程产生的副产物; 以及通过执行第二干法处理以去除所述剩余绝缘层的一部分或全部而在所述第一导电结构和所述第二导电结构之间形成气隙。

4. 发明公开

KR1020120102386A 금속성 스토리지 노드를 구비한 반도체 소자 제조방법. 审中-实审
标题翻译：制造具有金属存储编号的半导体器件的方法
公开(公告)号：KR1020120102386A
公开(公告)日：2012-09-18
申请号：KR1020110020515
申请日：2011-03-08
申请人： 삼성전자주식회사
发明人： 이몽섭 , 황인석 , 곽병용 , 최석헌 , 이상준
IPC分类号： H01L49/02 , H01L27/108
CPC分类号： H01L28/91 , H01L27/10817 , H01L27/10852 , H01L28/84 , H01L27/10855 , H01L28/65
摘要： PURPOSE: A method for manufacturing a semiconductor device including a metallic storage node is provided to increase the capacitance of a capacitor by forming the metallic storage node with an uneven surface. CONSTITUTION: A device isolation layer(13) is formed on a predetermined region of a semiconductor substrate(1) to limit an active region(10). A common drain region(17) and a pair of source regions(15,19) are formed by injecting impurity ions into the active region. A plurality of contact pads(23) are formed on a substrate including the common drain region and the source region. An insulation layer(25) is formed on the substrate with the contact pad. A bit line(27) is formed in the insulation layer.
摘要翻译：目的：提供一种用于制造包括金属存储节点的半导体器件的方法，以通过形成具有不平坦表面的金属存储节点来增加电容器的电容。构成：在半导体衬底（1）的预定区域上形成器件隔离层（13）以限制有源区（10）。通过将杂质离子注入有源区域来形成公共漏极区（17）和一对源极区（15,19）。在包括公共漏极区域和源极区域的衬底上形成多个接触焊盘（23）。在衬底上用接触垫形成绝缘层（25）。在绝缘层中形成位线（27）。

5. 发明授权

KR102004242B1 반도체 소자 및 그의 형성 방법 有权
公开(公告)号：KR102004242B1
公开(公告)日：2019-07-26
申请号：KR1020130155763
申请日：2013-12-13
申请人： 삼성전자주식회사
发明人： 이몽섭 , 곽병용 , 곽병호 , 김윤경 , 박태준 , 유병설 , 황인석
IPC分类号： H01L27/108 , H01L21/28 , H01L21/8242

6. 发明公开

KR1020150069404A 반도체 소자 및 그의 형성 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020150069404A
公开(公告)日：2015-06-23
申请号：KR1020130155763
申请日：2013-12-13
申请人： 삼성전자주식회사
发明人： 이몽섭 , 곽병용 , 곽병호 , 김윤경 , 박태준 , 유병설 , 황인석
IPC分类号： H01L27/108 , H01L21/28 , H01L21/8242
CPC分类号： H01L21/762 , H01L27/10855 , H01L27/10885 , H01L27/10888
摘要： 반도체소자및 그의형성방법을제공한다. 상기반도체소자는제 1 방향으로연장되는제 1 비트라인구조체; 상기제 1 방향으로연장되고, 상기제 1 비트라인구조체와이격되는제 2 비트라인구조체; 상기제 1 비트라인구조체와상기제 2 비트라인구조체사이에위치하고, 상기제 1 방향과수직한제 2 방향으로연장되는스토리지컨택플러그; 상기제 1 비트라인구조체와상기제 2 비트라인구조체사이에위치하고, 상기스토리지컨택플러그의상기제 2 방향으로연장되는측면과접촉하는제 1 플러그절연체; 및상기제 1 비트라인구조체와상기제 1 플러그절연체사이에위치하는플러그분리패턴을포함한다.
摘要翻译：提供一种半导体器件及其制造方法。半导体器件包括沿第一方向延伸的第一位线结构; 第二位线结构在第一方向上延伸并与第一位线结构分离; 位于所述第一位线结构和所述第二位线结构之间并且沿所述第二方向垂直于所述第一方向延伸的存储接触插塞; 位于所述第一位线结构和所述第二位线结构之间的第一插塞绝缘体，并且与在所述存储接触插头的第二方向上延伸的侧表面接触; 以及位于第一位线结构和第一插塞绝缘体之间的插头分离图案。

7. 发明公开

KR1020130104850A 반도체 소자 및 이를 제조하는 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020130104850A
公开(公告)日：2013-09-25
申请号：KR1020120026751
申请日：2012-03-15
申请人： 삼성전자주식회사
发明人： 이몽섭 , 손윤호 , 심우관 , 이찬민 , 황인석
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L29/78 , H01L27/10876 , H01L27/10885 , H01L27/10888
摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to prevent a conductive pattern or a substrate from being etched and to prevent a conductive material from being oxidized due to a nitride pattern. CONSTITUTION: A substrate (100) includes a device isolation pattern (102) which limits an active pattern (104). A first impurity area (116a) and a second impurity area (116b) are formed on the active patterns which are formed on both sides of a gate electrode. The first impurity area includes a recess area which is lower than the upper surface of the substrate. A bit line (135) crosses the gate electrode. A first contact (125) electrically connects the first impurity area to the bit line. A first nitride pattern (148) is arranged on the lower lateral surface of the first contact.
摘要翻译：目的：提供半导体器件及其制造方法，以防止导电图案或衬底被蚀刻，并防止导电材料由于氮化物图案而被氧化。构成：衬底（100）包括限制活性图案（104）的器件隔离图案（102）。在形成在栅电极两侧的有源图案上形成第一杂质区（116a）和第二杂质区（116b）。第一杂质区域包括比衬底的上表面低的凹陷区域。位线（135）穿过栅电极。第一触点（125）将第一杂质区电连接到位线。第一氮化物图案（148）布置在第一触点的下侧表面上。

8. 发明公开

KR1020080017155A 반도체 장치의 제조 방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020080017155A
公开(公告)日：2008-02-26
申请号：KR1020060078837
申请日：2006-08-21
申请人： 삼성전자주식회사
发明人： 강대혁 , 홍창기 , 이근택 , 박임수 , 한동균 , 이몽섭 , 오정민
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L28/91 , H01L27/10814 , H01L27/10817 , H01L27/10852
摘要： A method for manufacturing a semiconductor device is provided to obtain structural stability of a lower electrode by enlarging a lower part of an opening. An etch stop layer including a nitride and a mold layer including an oxide are formed on a substrate(100). An opening for exposing the substrate is formed by patterning the mold layer and the etch stop layer. A lateral part of the etch stop layer exposed through the opening is etched by using an etchant including H2SO4 and H2O so that a lower part of the opening defined by the etch stop layer is enlarged in comparison with a center part of the opening defined by the etch stop layer. A lower electrode(174) is formed on a surface of the opening having the enlarged lower part.
摘要翻译：提供一种制造半导体器件的方法，通过扩大开口的下部来获得下电极的结构稳定性。在衬底（100）上形成包括氮化物和包含氧化物的模具层的蚀刻停止层。通过图案化模具层和蚀刻停止层来形成用于曝光衬底的开口。通过使用包括H 2 SO 4和H 2 O的蚀刻剂蚀刻通过开口暴露的蚀刻停止层的侧面部分，使得由蚀刻停止层限定的开口的下部与由开口限定的开口的中心部分相比扩大蚀刻停止层。在具有扩大的下部的开口的表面上形成下电极（174）。

9. 发明授权

KR101883668B1 금속성 스토리지 노드를 구비한 반도체 소자 제조방법. 有权
公开(公告)号：KR101883668B1
公开(公告)日：2018-08-01
申请号：KR1020110020515
申请日：2011-03-08
申请人： 삼성전자주식회사
发明人： 이몽섭 , 황인석 , 곽병용 , 최석헌 , 이상준
IPC分类号： H01L49/02 , H01L27/108
CPC分类号： H01L28/91 , H01L27/10817 , H01L27/10852
摘要： 금속성스토리지노드를구비한반도체소자제조방법이제공된다. 상기방법은기판상에금속패턴을형성하고, 적어도알카리용액및 산화제를함유하는식각용액으로상기금속패턴을습식식각하여요철형태의표면(uneven surface)을갖는금속전극을형성하는것을구비한다.

10. 发明授权

KR101732023B1 반도체 장치의 형성 방법 有权
标题翻译：形成半导体器件的方法
公开(公告)号：KR101732023B1
公开(公告)日：2017-05-02
申请号：KR1020100133492
申请日：2010-12-23
申请人： 삼성전자주식회사
发明人： 이몽섭 , 황인석
IPC分类号： H01L21/3065 , H01L21/02 , H01L21/768 , H01L27/108 , H01L21/324
CPC分类号： H01L21/02063 , H01L21/3065 , H01L21/76805 , H01L21/76814 , H01L27/10855 , H01L27/10888
摘要： 반도체장치의형성방법이제공된다. 본발명에따른반도체장치의형성방법은식각대상물을갖는기판을준비하는것 및플라즈마-프리-식각공정(Plasma-Free-Etching Process)을이용하여상기식각대상물을식각하는것을포함하되, 상기플라즈마-프리-식각공정은할로겐간화합물(Interhalogen compound), 불소(F) 및불화제논(XeF) 중에서적어도하나를포함하는식각가스를이용하는것을포함할수 있다.
摘要翻译：提供了一种形成半导体器件的方法。根据本发明的形成半导体器件的方法包括：准备具有待蚀刻物体的衬底;以及利用无等离子体蚀刻工艺蚀刻该物体，其中，蚀刻工艺可以包括使用包含卤间化合物，氟（F）和氟化氙（XeF）中的至少一种的蚀刻气体。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式