会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 10. 发明公开
    • 플래쉬 메모리의 오류를 방지하기 위한 오류 제어 시스템
    • 用于防止闪存存储器错误的错误控制系统
    • KR1020040075557A
    • 2004-08-30
    • KR1020030011102
    • 2003-02-21
    • 삼성전자주식회사
    • 윤찬호
    • G06F11/10
    • PURPOSE: A flash memory error control system is provided to prevent an error at a flash memory without modifying a system structure or irrespective of an encoding scheme when data is stored at or is read from an initialized flash memory. CONSTITUTION: The system comprises an initial value generator(206), a check parity generator(202), and a syndrome generator(204). The initial value generator(206) outputs the first bit signal or the second bit signal according to a control signal when data for being stored at the flash memory is input. The check parity generator(202) generates a check parity for detecting an error by using the first bit signal and the data for being stored at the flash memory. The syndrome generator(204) generates the syndrome for detecting the error of the input data by using the second bit signal and the data output from the flash memory.
    • 目的:提供闪存错误控制系统,以防止闪存中的错误,而不修改系统结构,或者当数据存储在初始化闪存中或从初始化闪存读取时,与编码方案无关。 构成:系统包括初始值发生器(206),校验奇偶校验发生器(202)和校正子发生器(204)。 当输入存储在闪速存储器中的数据时,初始值产生器(206)根据控制信号输出第一位信号或第二位信号。 校验奇偶校验发生器(202)通过使用第一位信号和用于存储在闪存中的数据产生用于检测错误的校验奇偶校验。 校正子发生器(204)通过使用第二位信号和从闪速存储器输出的数据产生用于检测输入数据的误差的校正子。