专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101814577B1 프로세싱-인-메모리를 이용한 명령어 처리 방법 및 그 장치 有权
公开(公告)号：KR101814577B1
公开(公告)日：2018-01-03
申请号：KR1020160072696
申请日：2016-06-10
申请人： 삼성전자주식회사
发明人： 최기영 , 안준환 , 유승주
IPC分类号： G06F9/30
CPC分类号： G06F9/35 , G06F9/30 , G06F12/1027 , G06F2212/1008
摘要： 프로세싱-인-메모리를이용한명령어처리방법및 그장치가개시된다. PIM 관리장치는명령어가액세스하는메모리주소에대한읽기-쓰기락(lock)을포함하는 PIM 디렉토리및 명령어가액세스하는메모리주소에대한지역성을파악하고, 상기지역성을기초로명령어의수행주체가프로세싱-인-메모리(PIM)인지결정하는지역성추적부를포함한다.

2. 发明授权

KR101358750B1 관계형 데이터베이스를 이용한 프로그램 트레이스 방법 有权
标题翻译：使用关系数据库的程序跟踪方法
公开(公告)号：KR101358750B1
公开(公告)日：2014-02-06
申请号：KR1020070006640
申请日：2007-01-22
申请人： 삼성전자주식회사
发明人： 홍성백 , 유승주
IPC分类号： G06F9/06 , G06F17/30 , G06F9/00
CPC分类号： G06F11/3419 , G06F11/3476 , G06F2201/865
摘要： 여기에 개시된 프로그램 트레이싱 방법은 프로그램의 트레이싱 방법에 있어서: a) 상기 프로그램이 실행되는 동안 상기 프로그램을 트레이싱하기 위한 함수 호출의 제 1 트레이스 데이터를 상기 실행된 프로그램으로부터 추출하고, 상기 추출된 함수 호출의 제 1 트레이스 데이터를 관계형 데이터베이스의 필드 내의 일부에 저장하는 단계; 및 b) 상기 프로그램이 종료된 후, 상기 관계형 데이터베이스에 저장된 상기 함수 호출의 제 1 트레이스 데이터로부터 상기 필드의 나머지를 트레이스하여 제2 트레이스 데이터를 추출하고, 상기 추출된 제2 트레이스 데이터를 상기 필드의 나머지에 저장하는 단계를 포함한다.

3. 发明公开

KR1020120096213A 컨트롤러, 이의 동작방법, 및 상기 컨트롤러를 포함한 메모리 시스템 有权
标题翻译：控制器，操作控制器的方法，以及具有控制器的存储器系统
公开(公告)号：KR1020120096213A
公开(公告)日：2012-08-30
申请号：KR1020110015477
申请日：2011-02-22
申请人： 삼성전자주식회사
发明人： 유승주 , 강남욱 , 박찬익 , 최현진
IPC分类号： G06F11/10 , G11C16/10 , G11C16/26 , G11C29/04
CPC分类号： G06F11/1068 , G11C2029/0411 , G11C16/10 , G11C16/26
摘要： PURPOSE: A controller, an operating method thereof, and a memory system including the same are provided to improve error correction performance by correcting error bits. CONSTITUTION: A memory controller(30) controls a nonvolatile memory device(20). A command generating unit(31) generates a read command applied to the nonvolatile memory device. A buffer(32) receives the first page data outputted from the nonvolatile memory in response to a read command and the second page data including error position information corresponding to the first page data. A buffer combines a part of original data with the first page data based on error position information.
摘要翻译：目的：提供一种控制器，其操作方法以及包括该控制器的存储系统，以通过校正错误位来改善纠错性能。构成：存储器控制器（30）控制非易失性存储器件（20）。命令生成单元（31）生成应用于非易失性存储装置的读取命令。缓冲器（32）响应于读取命令接收从非易失性存储器输出的第一页数据，并且第二页数据包括对应于第一页数据的错误位置信息。缓冲器基于错误位置信息将原始数据的一部分与第一页数据相结合。

4. 发明公开

KR1020090090605A 시스템-온 칩에서의 마스터 인터페이스 구조 및 방법 无效
标题翻译：主界面结构和系统上芯片的方法
公开(公告)号：KR1020090090605A
公开(公告)日：2009-08-26
申请号：KR1020080015922
申请日：2008-02-21
申请人： 삼성전자주식회사
发明人： 김영택 , 유승주
IPC分类号： G06F13/14 , G06F13/40
摘要： A master interface architecture on a system on chip and a method thereof are provided to improve data processing speed. A master interface(240) delivers data requested from a master core from slaves to a master core. A communication architecture(260) transmits and receives data and a control signal between the master interface and the slaves. The master interface comprises an address converter. The address converter performs address conversion mode corresponding to the slaves. The address converter performs address conversion by a 2 dimensional block unit.
摘要翻译：提供了一种片上系统的主接口架构及其方法，以提高数据处理速度。主接口（240）将从主机从主机请求的数据传送到主机核心。通信架构（260）在主接口和从机之间发送和接收数据和控制信号。主接口包括地址转换器。地址转换器执行与从站对应的地址转换模式。地址转换器通过二维块单元执行地址转换。

5. 发明公开

KR1020150010150A 메모리 시스템 및 이의 동작 방법 审中-实审
标题翻译：存储器系统及其操作方法
公开(公告)号：KR1020150010150A
公开(公告)日：2015-01-28
申请号：KR1020130084748
申请日：2013-07-18
申请人： 삼성전자주식회사
发明人： 박찬익 , 김찬하 , 박현선 , 유승주
IPC分类号： G06F12/00 , G06F12/08
CPC分类号： G06F12/0246 , G06F12/0871 , G06F2212/702 , Y02D10/13
摘要： 메모리 시스템의 동작 방법이 개시된다. 상기 메모리 시스템의 동작 방법은 명령들이 실행됨에 따라 더티 캐시 라인들을 데이터 캐시에서 휘발성 메모리 장치로 출력하는 단계, 및 상기 휘발성 메모리 장치에서 불휘발성 메모리 장치로 상기 불휘발성 메모리 장치의 페이지 사이즈와 같은 사이즈만큼 상기 더티 캐시 라인들을 출력하는 단계를 포함한다.
摘要翻译：本发明公开了一种能够降低功耗的存储系统的操作方法。存储器系统的操作方法包括以下步骤：当执行命令时，将数据高速缓存行从数据高速缓存输出到易失性存储器件; 以及将具有非易失性存储器件的页面大小的脏高速缓存行从易失性存储器件输出到非易失性存储器件。

6. 发明授权

KR101396124B1 트렌치 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 有权
标题翻译：沟槽形成方法及其制造方法
公开(公告)号：KR101396124B1
公开(公告)日：2014-05-19
申请号：KR1020070134840
申请日：2007-12-21
申请人： 삼성전자주식회사
发明人： 조두현 , 송종희 , 정상섭 , 강태우 , 유승주
IPC分类号： H01L21/76
CPC分类号： H01L21/76229 , H01L21/76232
摘要： 단순한 공정으로 트렌치를 형성하는 방법 및 이를 이용한 반도체 소자의 제조 방법이 개시된다. 트렌치를 형성하는 방법에 있어서, 기판 상에 제1 폭으로 이격된 제1 패턴들과 제1 폭보다 넓은 제2 폭으로 이격된 제2 패턴들을 형성한다. 제1 및 제2 패턴들을 식각 마스크들로 이용하여 기판을 식각하여, 제1 깊이를 갖는 제1 트렌치와 제2 깊이를 갖는 예비 제2 트렌치를 형성한다. 제1 패턴들 상부 사이를 폐쇄시키는 희생막을 형성한다. 희생막, 제1 및 제2 패턴들을 식각 마스크들로 이용하여 기판을 식각하여, 제2 깊이보다 깊은 제3 깊이를 갖는 제2 트렌치를 형성한다. 제1 패턴들 상부 사이에 형성된 희생막을 식각 마스크로 사용함으로써, 보다 단순한 공정으로 트렌치를 형성할 수 있다.

7. 发明公开

KR1020120064462A 메모리 컨트롤러, 이의 오류정정 방법, 및 이를 포함하는 메모리 시스템 无效
标题翻译：用于校正错误的存储器控制器和方法以及具有该存储器的存储器系统
公开(公告)号：KR1020120064462A
公开(公告)日：2012-06-19
申请号：KR1020100125710
申请日：2010-12-09
申请人： 삼성전자주식회사
发明人： 유승주 , 강남욱 , 박찬익 , 최현진
IPC分类号： G06F11/08 , G11C29/42
CPC分类号： G06F11/1012
摘要： PURPOSE: A memory controller is provided to use a plurality of ECC data generated through same algorism for correcting errors of lead data, thereby collecting more error bit number without over design. CONSTITUTION: A memory controller comprises: a control unit(22) analyzing read data from a memory device(40) and a first ECC data according to the lead data about the lead data. In case an error bit number of the lead data is larger than the error bit number capable of being collected by using the first ECC data, the control unit generates a plurality of sub data from a write data supposed to be written in the memory device. In order to correcting each error of the plurality of sub data, ECC block(24) generates the first ECC data and the second ECC data by the use of same algorism.
摘要翻译：目的：提供存储器控制器以使用通过相同的算法产生的多个ECC数据来校正引导数据的错误，从而收集更多的错误位数而不需要过度设计。构成：存储器控制器包括：根据关于引导数据的引导数据，分析来自存储器件（40）的读取数据和第一ECC数据的控制单元（22）。在引导数据的错误位数大于能够通过使用第一ECC数据被收集的错误位数的情况下，控制单元从应该写入存储器件的写入数据生成多个子数据。为了校正多个子数据的每个错误，ECC块（24）通过使用相同的算法生成第一ECC数据和第二ECC数据。

8. 发明公开

KR1020170045098A 프로세싱-인-메모리를 이용한 명령어 처리 방법 및 그 장치 审中-实审
标题翻译：使用内存中处理来处理指令的方法和装置
公开(公告)号：KR1020170045098A
公开(公告)日：2017-04-26
申请号：KR1020160072696
申请日：2016-06-10
申请人： 삼성전자주식회사
发明人： 최기영 , 안준환 , 유승주
IPC分类号： G06F9/30
CPC分类号： G06F9/30 , G06F9/3004 , G06F9/30047 , G06F9/30079
摘要： 프로세싱-인-메모리를이용한명령어처리방법및 그장치가개시된다. PIM 관리장치는명령어가액세스하는메모리주소에대한읽기-쓰기락(lock)을포함하는 PIM 디렉토리및 명령어가액세스하는메모리주소에대한지역성을파악하고, 상기지역성을기초로명령어의수행주체가프로세싱-인-메모리(PIM)인지결정하는지역성추적부를포함한다.
摘要翻译：一种使用内存中处理来处理命令的方法和装置。 PIM管理设备被配置为确定包括对由指令访问的存储器地址和由指令访问的存储器地址的读写锁的PIM目录的局部性，并且基于该局部性，内存中（PIM）。

9. 发明授权

KR101254009B1 워크로드 추정치를 사용하는 ＣＰＵ의 동적 전압 스케일링방법 및 그 방법을 실행시키기 위한 프로그램을 기록한기록매체 有权
标题翻译：使用工作负载估计器的CPU的动态电压缩放方法和存储该方法的计算机可读介质的方法
公开(公告)号：KR101254009B1
公开(公告)日：2013-04-12
申请号：KR1020060010883
申请日：2006-02-03
申请人： 삼성전자주식회사
发明人： 홍성백 , 유승주
IPC分类号： G06F1/26 , G06F1/32
CPC分类号： G06F1/3203 , G06F1/3243 , Y02D10/152
摘要： 평균 워크로드를 사용하는 CPU의 동적 전압 스케일링 방법이 개시된다. 상기 동적 전압 스케일링 방법은 프로그램의 다수의 코드 세그먼트들 각각에 대한 전압 세팅 포인트를 설정하고, 측정시마다 변화된 데이터에 기초하여 상기 코드 세그먼트들 각각의 워크로드의 변화 값들을 측정하고, 각각이 다수의 전압 세팅 포인트들을 구비하는 다수의 조합들을 선택하고, 상기 측정된 워크로드의 변화 값들에 기초하여 상기 선택된 다수의 조합들 각각의 전압세팅 포인트들에 대응하는 워크로드 추정치들을 계산하고, 상기 워크로드 추정치들에 기초하여 상기 다수의 조합들 중 CPU의 에너지 소모가 가장 적은 값을 갖는 조합을 선택하고, 런타임시 상기 CPU의 에너지 소모가 가장 적은 값을 갖는 상기 조합의 전압 세팅 포인트들 각각에 대응하는 워크로드 추정치에 기초한 동작전압을 설정할 경우 실시간제한을 만족하는지 여부를 판단하고, 판단 결과에 기초하여 대응하는 동작 전압을 세팅한다.
동적 전압 스케일링(Dynamic Voltage Scaling)

10. 发明公开

KR1020100026509A 복수의 데이터 플로우를 전송하는 반도체 장치 无效
标题翻译：用于传输大量数据流的半导体器件
公开(公告)号：KR1020100026509A
公开(公告)日：2010-03-10
申请号：KR1020080085536
申请日：2008-08-29
申请人： 삼성전자주식회사
发明人： 권우철 , 유승주 , 홍성민
IPC分类号： G11C7/10 , G11C7/22
CPC分类号： G11C7/1006 , G11C5/04 , G11C7/10 , H04L47/10
摘要： PURPOSE: A semiconductor device for transmitting a plurality of data flow is provided to efficiently prevent a data collision by performing the transmission and the control of the data flow. CONSTITUTION: A plurality of buffers(110_1 to 110_4) output data flow received from source by buffering. Arbitration units(130_1 to 130_4) control a plurality of buffers to be transmitted to destinations of which data flow output from the each buffer is different. A transmission unit(140) transmits the data flow output from the buffer to a corresponding destination. The arbitration units control a plurality of buffers with destination information which corresponds to the data flow.
摘要翻译：目的：提供用于发送多个数据流的半导体器件，以通过执行数据流的发送和控制来有效地防止数据冲突。构成：多个缓冲器（110_1至110_4）通过缓冲输出从源接收的数据流。仲裁单元（130_1至130_4）控制要发送到从每个缓冲器输出的数据流不同的目的地的多个缓冲器。发送单元（140）将从缓冲器输出的数据流发送到对应的目的地。仲裁单元控制具有对应于数据流的目的地信息的多个缓冲器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式