专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020100006888A 자기 메모리 소자의 구동 방법 有权
标题翻译：磁性随机访问存储器件的操作方法
公开(公告)号：KR1020100006888A
公开(公告)日：2010-01-22
申请号：KR1020080067205
申请日：2008-07-10
申请人： 삼성전자주식회사
发明人： 김광석 , 서순애 , 김기원 , 황인준 , 신형순 , 이승연 , 이승준
IPC分类号： G11C11/15 , G11C5/14
CPC分类号： G11C11/16 , G11C11/1659 , G11C11/1675 , G11C11/15 , H01L27/228 , H01L43/08
摘要： PURPOSE: An operation method of magnetic random access memory device is provided to reduce the change of the current amount according to the electric current direction. CONSTITUTION: The current is applied to the drain (D) in direction of the magnetic resistance structure (M). The first data is recorded. The gate voltage (V1) of the switch structure is applied. If the current is applied the switch structure in the magnetic resistance, the second data is recorded and the gate voltage of the switch structure is applied.
摘要翻译：目的：提供一种磁性随机存取存储器件的操作方法，以根据电流方向减小电流量的变化。构成：将电流施加到磁阻结构（M）的方向上的漏极（D）。记录第一个数据。施加开关结构的栅极电压（V1）。如果电流被施加在磁阻中的开关结构，则记录第二数据并施加开关结构的栅极电压。

2. 发明授权

KR100528341B1 자기 램 및 그 읽기방법 有权
标题翻译：磁性随机存取存储器和从其读取数据的方法
公开(公告)号：KR100528341B1
公开(公告)日：2005-11-15
申请号：KR1020030100617
申请日：2003-12-30
申请人： 삼성전자주식회사
发明人： 박완준 , 김태완 , 박상진 , 김대정 , 이승준 , 신형순
IPC分类号： G11C11/15
CPC分类号： G11C7/14 , G11C7/062 , G11C11/1659 , G11C11/1673
摘要： 한 개의 트랜지스터와 한 개의 MTJ층을 포함하는 메모리 셀과 상기 메모리 셀에 저장된 데이터를 읽을 때 기준이 되는 기준 셀(reference cell)을 구비하는 자기 램에 있어서, 상기 기준 셀은 병렬로 연결된 제1 및 제2 MTJ층 및 병렬로 연결된 제1 및 제2 트랜지스터를 포함하되, 상기 제1 및 제2 트랜지스터는 각각 상기 제1 및 제2 MTJ층에 직렬로 연결된 것을 특징으로 하는 자기 램 및 그 읽기방법을 제공한다. 상기 제1 및 제2 트랜지스터는 상기 메모리 셀의 트랜지스터가 갖는 구종 능력의 2배에 해당하는 구동 능력을 갖는 한 개의 트랜지스터로 대체될 수 있다. 또한, 상기 제1 및 제2 트랜지스터와 상기 제1 및 제2 MTJ층의 위치는 반대로 될 수 있다.

3. 发明公开

KR1020050068806A 자기 램 및 그 읽기방법 有权
标题翻译：磁性随机访问存储器和从其读取数据的方法
公开(公告)号：KR1020050068806A
公开(公告)日：2005-07-05
申请号：KR1020030100617
申请日：2003-12-30
申请人： 삼성전자주식회사
发明人： 박완준 , 김태완 , 박상진 , 김대정 , 이승준 , 신형순
IPC分类号： G11C11/15
CPC分类号： G11C7/14 , G11C7/062 , G11C11/1659 , G11C11/1673
摘要： 한 개의 트랜지스터와 한 개의 MTJ층을 포함하는 메모리 셀과 상기 메모리 셀에 저장된 데이터를 읽을 때 기준이 되는 기준 셀(reference cell)을 구비하는 자기 램에 있어서, 상기 기준 셀은 병렬로 연결된 제1 및 제2 MTJ층 및 병렬로 연결된 제1 및 제2 트랜지스터를 포함하되, 상기 제1 및 제2 트랜지스터는 각각 상기 제1 및 제2 MTJ층에 직렬로 연결된 것을 특징으로 하는 자기 램 및 그 읽기방법을 제공한다. 상기 제1 및 제2 트랜지스터는 상기 메모리 셀의 트랜지스터가 갖는 구종 능력의 2배에 해당하는 구동 능력을 갖는 한 개의 트랜지스터로 대체될 수 있다. 또한, 상기 제1 및 제2 트랜지스터와 상기 제1 및 제2 MTJ층의 위치는 반대로 될 수 있다.

4. 发明授权

KR101604042B1 자기 메모리 및 그 동작방법 有权
标题翻译：磁性随机存取存储器及其操作方法
公开(公告)号：KR101604042B1
公开(公告)日：2016-03-16
申请号：KR1020090134923
申请日：2009-12-30
申请人： 삼성전자주식회사
发明人： 김광석 , 신형순 , 이승준
IPC分类号： G11C11/15 , H01L27/115
CPC分类号： G11C11/1697 , G11C8/14 , G11C11/1655 , G11C11/1659 , G11C11/1673 , G11C11/1675
摘要： 자기메모리및 그동작방법이개시되어있다. 개시된자기메모리는메모리셀및 상기메모리셀에저장된데이터를읽을때 기준이되는기준셀을포함할수 있다. 상기메모리셀은제1 MTJ 요소와그에연결된제1 트랜지스터를포함할수 있다. 상기기준셀은병렬로연결된제2 및제3 MTJ 요소와이들에각각연결된제2 및제3 트랜지스터를포함할수 있다. 상기제2 및제3 MTJ 요소중 하나는상기제1 MTJ 요소의제1 데이터에대응하는저저항을가질수 있고, 다른하나는상기제1 MTJ 요소의제2 데이터에대응하는고저항을가질수 있다. 상기제2 및제3 MTJ 요소에서로반대방향의쓰기전류를인가하도록구성된쓰기회로를포함하는제어회로부가더 구비될수 있다.

5. 发明授权

KR101466237B1 자구벽 이동을 이용한 정보저장장치 및 그 동작방법 有权
公开(公告)号：KR101466237B1
公开(公告)日：2014-12-01
申请号：KR1020080068342
申请日：2008-07-14
申请人： 삼성전자주식회사
发明人： 조영진 , 신형순 , 이승준 , 서순애 , 이성철 , 배지영
IPC分类号： H01L27/115 , G11C16/00
CPC分类号： G01R33/12 , G01R33/1207 , G01R33/1284 , G01R33/1292 , G11C11/161 , G11C11/1659 , G11C11/1675 , G11C19/0808 , G11C19/0841
摘要： 자구벽이동을이용한정보저장장치및 그동작방법에관해개시되어있다. 개시된정보저장장치는스토리지노드, 상기스토리지노드의제1영역에정보를기록하기위한쓰기수단, 상기스토리지노드의제2영역에기록된정보를읽기위한읽기수단을포함한다. 상기읽기수단으로읽은정보를임시로저장하기위한임시저장수단이구비될수 있고, 상기임시저장수단에연결된것으로상기쓰기수단에인가되는전류를제어하기위한쓰기제어수단이더 구비될수 있다. 상기제2영역에서읽은정보는상기임시저장수단에저장되었다가상기제1영역에기록될수 있다.

6. 发明授权

KR101367280B1 ＭＴＪ(ＭａｇｎｅｔｉｃＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 가산기 논리 회로 有权
标题翻译：加法逻辑电路采用MTJ
公开(公告)号：KR101367280B1
公开(公告)日：2014-02-26
申请号：KR1020070018085
申请日：2007-02-22
申请人： 삼성전자주식회사
发明人： 김기원 , 신형순 , 좌성훈 , 이승준 , 조영진 , 황인준
IPC分类号： G06F7/50 , G06F7/00
摘要： MTJ(Magnetic Tunnel Junction)을 이용하여 구현된 가산기 논리 회로가 개시된다. 본 발명에 따른 가산기 논리 회로는, MTJ와 센스 앰프를 이용하고, 입력 값이 인가되는 자성 유도 레이어의 단을 변경함으로써 구현된다.

7. 发明授权

KR100923298B1 단위 셀이 한 개의 트랜지스터와 두 개의 ＭＴＪ로 구성된ＭＲＡＭ 및 그 제조방법 有权
标题翻译：包括具有一个晶体管和两个磁隧道结的单元的磁性RAM及其制造方法
公开(公告)号：KR100923298B1
公开(公告)日：2009-10-23
申请号：KR1020030003476
申请日：2003-01-18
申请人： 삼성전자주식회사
发明人： 박완준 , 신형순 , 이승준
IPC分类号： G11C11/15
CPC分类号： H01L27/228 , B82Y10/00 , G11C11/15 , G11C15/02
摘要： 단위 셀이 한 개의 트랜지스터와 두 개의 MTJ로 구성된 MRAM 및 그 제조방법에 관해 개시되어 있다. 여기서 본 발명은 반도체 기판; 상기 반도체 기판에 형성된 트랜지스터; 상기 트랜지스터를 덮도록 상기 반도체 기판 상에 형성된 층간 절연막; 및 상기 층간 절연막 내에 상기 트랜지스터의 드레인 영역과 병렬로 연결된 제1 및 제2 MTJ 셀을 포함하되, 상기 제1 MTJ 셀은 메인 셀로써 상기 층간 절연막 내에 구비된 제1 비트라인에, 상기 제2 MTJ 셀은 레퍼런스 셀로써 상기 층간 절연막 내에 구비된 제2 비트라인에 각각 연결되어 있고, 상기 제1 MTJ 셀과 상기 트랜지스터의 게이트 전극사이에 상기 제1 및 제2 비트라인과 수직한 데이터 라인이 구비된 것을 특징으로 하는 MRAM 및 그 제조방법을 제공한다. 본 발명의 MRAM은 싱글 셀 구조를 갖는 MRAM에 버금가는 셀 집적도를 가지면서 충분한 센싱 마진을 확보할 수 있고, 또한 고속 동작이 가능하며 노이즈를 줄일 수 있다. 아울러 오프 셋을 제거할 수 있고, 데이터 기록 동안에 MTJ 셀의 하판을 통해서 전류가 흐를 수 있으므로, 데이터 기록에 필요한 최소 전류량도 줄일 수 있다.

8. 发明公开

KR1020080078249A ＭＴＪ(ＭａｇｎｅｔｉｃＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 가산기 논리 회로 有权
标题翻译：使用MTJ的ADDER LOGIC电路
公开(公告)号：KR1020080078249A
公开(公告)日：2008-08-27
申请号：KR1020070018085
申请日：2007-02-22
申请人： 삼성전자주식회사
发明人： 김기원 , 신형순 , 좌성훈 , 이승준 , 조영진 , 황인준
IPC分类号： G06F7/50 , G06F7/00
CPC分类号： H03K19/18 , G11C11/16 , G11C11/5607
摘要： An adder logic circuit using an MTJ(Magnetic Tunnel Junction) is provided to reduce a circuit area and keep stored data even if power is cut off by using the MTJ and a sense amplifier, and changing a layer of an MIL(Magnetic Induction Layer). A first MTJ(500_1) has lower resistance and is connected to a second terminal of a first sense amplifier(590_1). First to third input values are inputted to a first tier of an MIL of a second MTJ(500_2). The second MTJ is connected to a first terminal of the first sense amplifier/third MTJ(500_3). A first input value is applied to the first tier of the MIL of the third MTJ, the second/third values are applied to a second tier, and the second tier of the third MTJ is connected to the second terminal of a second sense amplifier(590_2). The first input value is applied to the first tier of the MIL of a fourth MTJ(500_4), the second/third values are applied to the second tier, and the fourth MTJ is connected to the first tier of a fifth MTJ(500_5). The first/third input values are applied to the first tier of the MIL of the fifth MTJ, the second value is applied to the second tier, and the second tier of the fifth MTJ is connected to the first terminal of the second sense amplifier. Output of the first/second sense amplifiers is a result adding the first to third input values.
摘要翻译：提供使用MTJ（磁隧道结）的加法器逻辑电路，以便即使通过使用MTJ和读出放大器切断电源，也可以改变MIL（磁感应层）层，从而减小电路面积并保持存储的数据，。第一MTJ（500_1）具有较低的电阻并且连接到第一读出放大器（590_1）的第二端子。第一至第三输入值被输入到第二MTJ（500_2）的MIL的第一层。第二MTJ连接到第一读出放大器/第三MTJ（500_3）的第一端子。第一输入值被施加到第三MTJ的MIL的第一层，第二/第三值被施加到第二层，第三MTJ的第二层连接到第二读出放大器的第二端 590_2）。第一输入值被施加到第四MTJ（500_4）的MIL的第一层，第二/第三值被施加到第二层，第四MTJ连接到第五MTJ（500_5）的第一层，。第一/第三输入值被施加到第五MTJ的MIL的第一层，第二值被施加到第二层，第五MTJ的第二层连接到第二读出放大器的第一端。第一/第二读出放大器的输出是将第一至第三输入值相加的结果。

9. 发明授权

KR100682967B1 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법 有权
标题翻译： 자기터널을을이용한배타적논리합논리회로및상기논리회로의구동방
公开(公告)号：KR100682967B1
公开(公告)日：2007-02-15
申请号：KR1020060017060
申请日：2006-02-22
申请人： 삼성전자주식회사
发明人： 김태완 , 김기원 , 신형순 , 이승준 , 황인준 , 조영진
IPC分类号： H01L43/08
摘要： An XOR logic circuit and a method for operating the XOR logic circuit are provided to enhance remarkably an operation speed and prolong the lifetime by using an MTJ(Magnetic Tunneling Junction) cell. An XOR logic circuit includes an MTJ cell, an MTJ cell driving unit(21) for changing the resistance of the MTJ cell between first and second resistance values, a reference resistor, and a comparing unit for outputting a predetermined logic value by comparing the value of the reference resistor with a resistance value of the MTJ cell. The MTJ cell driving unit consists of an upper electrode, a lower electrode, and first to third input lines. The upper and the lower electrodes(24,22) are arranged at upper and lower portions of the MTJ cell, respectively. The first to the third input lines(25A,25B,25C) cross over the upper electrode. The first to the third input lines are parallel with each other.
摘要翻译：提供异或逻辑电路和用于操作异或逻辑电路的方法，以通过使用MTJ（磁隧道结）单元来显着提高操作速度并延长寿命。 XOR逻辑电路包括MTJ单元，用于在第一和第二电阻值之间改变MTJ单元的电阻的MTJ单元驱动单元（21），参考电阻器以及用于通过比较该值的预定逻辑值来输出预定逻辑值的比较单元的参考电阻与MTJ单元的电阻值。 MTJ单元驱动单元由上电极，下电极和第一至第三输入线组成。上电极和下电极（24,22）分别布置在MTJ单元的上部和下部。第一至第三输入线（25A，25B，25C）跨越上电极。第一条到第三条输入线彼此平行。

10. 发明授权

KR101334179B1 ＭＴＪ(ＭａｇｎｅｔｉｃＴｕｎｎｅｌＴｕｎｎｅｌＪｕｎｃｔｉｏｎ)을 이용하는 카운터 논리 회로 有权
标题翻译：使用MTJ的计数器逻辑电路
公开(公告)号：KR101334179B1
公开(公告)日：2013-11-28
申请号：KR1020070018086
申请日：2007-02-22
申请人： 삼성전자주식회사
发明人： 조영진 , 신형순 , 좌성훈 , 이승준 , 김기원 , 황인준
IPC分类号： G11C11/15 , G06F1/04
摘要： MTJ(Magnetic Tunnel Junction)을 이용하여 구현된 카운터 논리 회로가 개시된다. 본 발명에 따른 카운터 논리 회로는, MTJ와 센스 앰프를 이용하고, 입력 값이 인가되는 자성 유도 레이어의 단을 변경함으로써 구현된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式