专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101811308B1 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법 有权
标题翻译：具有电阻变化体的非易失性存储器件及其制造方法
公开(公告)号：KR101811308B1
公开(公告)日：2017-12-27
申请号：KR1020100111551
申请日：2010-11-10
申请人： 삼성전자주식회사
发明人： 박흥규 , 박인선 , 백인규 , 이병찬 , 강상범 , 송우빈
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/1021 , G11C13/0002 , G11C2213/71 , H01L27/101 , H01L27/2409 , H01L27/249 , H01L45/04 , H01L45/1226 , H01L45/146
摘要： 기판상에비트라인들및 소자분리막들이제공된다. 상기비트라인들및 소자분리막들상에버퍼막이배치된다. 상기버퍼막상에번갈아적층된다수의절연막들및 다수의워드라인들이배치된다. 상기절연막들, 상기워드라인들, 및상기버퍼막을수직으로관통하여상기비트라인과연결되고, 제1 농도의불순물들을함유한제1 실리콘막을갖는비트필라(bit pillar)가제공된다. 상기워드라인들및 상기비트필라사이에다수의메모리셀들이배치된다. 상기메모리셀들의각각은상기워드라인과인접한저항변화체 및상기비트필라와인접한쇼트키다이오드를갖는다. 상기쇼트키다이오드는상기제1 농도보다낮은제2 농도의불순물들을함유한제2 실리콘막 및금속실리사이드막을갖는다.
摘要翻译：位线和器件隔离膜被提供在衬底上。位线和器件隔离膜上设置有缓冲膜。多个绝缘膜和多个字线交替排列在缓冲膜上。提供了一种位柱，其具有垂直穿过绝缘膜，字线和缓冲膜并连接到位线的第一硅膜，第一硅膜含有第一浓度的杂质。多个存储单元设置在字线和位柱之间。每个存储单元具有与字线相邻的电阻变化元件和与位柱相邻的肖特基二极管。肖特基二极管具有第二硅膜和含有低于第一浓度的第二浓度杂质的金属硅化物膜。

2. 发明公开

KR1020170047659A 리튬 이차전지용 비수 전해액 및 이를 포함하는 리튬 이차전지 审中-实审
公开(公告)号：KR1020170047659A
公开(公告)日：2017-05-08
申请号：KR1020150148029
申请日：2015-10-23
申请人： 삼성전자주식회사 , 삼성에스디아이 주식회사
发明人： 서진아 , 김동영 , 박호상 , 강윤석 , 박인선
IPC分类号： H01M10/0567 , H01M10/0568 , H01M10/0569 , H01M10/052
CPC分类号： H01M10/0567 , H01M10/0525 , H01M10/0568 , H01M10/0569 , H01M2220/30 , H01M2300/0025 , H01M2300/004
摘要： 리튬이차전지용비수전해액및 이를포함하는리튬이차전지가개시된다. 개시된리튬이차전지용비수전해액은불소함유리튬염, 유기용매및 하기화학식 1로표시되는유기실리콘화합물을포함한다: [화학식 1]상기화학식 1 중, R내지 R는각각서로독립적으로 C1-C10 알킬기또는 C1-C10 알콕시기이다. 상기리튬이차전지용비수전해액은이를포함하는리튬이차전지의용량특성및 수명특성을향상시키고, 저항을감소시킬수 있다.

3. 发明公开

KR1020170047658A 리튬 이차전지용 비수 전해액 및 이를 포함하는 리튬 이차전지 审中-实审
标题翻译：用于锂二次电池的非水电解质和包含它的锂二次电池
公开(公告)号：KR1020170047658A
公开(公告)日：2017-05-08
申请号：KR1020150148028
申请日：2015-10-23
申请人： 삼성전자주식회사 , 삼성에스디아이 주식회사
发明人： 서진아 , 김동영 , 박호상 , 강윤석 , 박인선
IPC分类号： H01M10/0567 , H01M10/0568 , H01M10/0569 , H01M10/052
CPC分类号： H01M10/0567 , H01M10/0525 , H01M10/0568 , H01M2300/0034 , H01M2300/004
摘要： 리튬이차전지용비수전해액및 이를포함하는리튬이차전지가개시된다. 개시된리튬이차전지용비수전해액은불소함유리튬염, 유기용매및 하기화학식 1로표시되는유기실리콘화합물을포함한다: [화학식 1]상기화학식 1 중, R내지 R는각각서로독립적으로 C1-C10 알킬기이고, n은 1~10의정수이다. 상기리튬이차전지용비수전해액은이를포함하는리튬이차전지의용량특성및 수명특성을향상시키고, 저항을감소시킬수 있다.
摘要翻译：公开了一种用于锂二次电池的非水电解质和包含该非水电解质的锂二次电池。所公开的锂二次电池中，非水电解液含有：（1）由下述通式表示的有机硅化合物和在有机溶剂中的含氟的锂盐：[化学式1]在式1中，R到R是C1-C10烷基基团各自独立于其它，并且n是1至10的数字。用于锂二次电池的非水电解质溶液可改善锂二次电池的容量特性和寿命特性并降低电阻。

4. 发明公开

KR1020150081634A 반도체 소자, 자기 기억 소자 및 이들의 제조 방법 审中-实审
标题翻译：半导体，磁记忆体装置及其形成方法
公开(公告)号：KR1020150081634A
公开(公告)日：2015-07-15
申请号：KR1020140001314
申请日：2014-01-06
申请人： 삼성전자주식회사
发明人： 박종철 , 배병재 , 김인호 , 권신 , 노은선 , 박인선 , 이상민
IPC分类号： H01L21/28 , G11C11/15 , H01L27/115
CPC分类号： H01L43/02 , G11C11/161 , H01L27/228 , H01L43/08 , H01L43/10 , H01L43/12
摘要： 반도체소자의제조방법이제공된다. 기판상에도전층을형성하고상기도전층과상기기판사이에에어갭을형성한다. 상기도전층을패터닝하여상기에어갭을노출시킨다.
摘要翻译：提供一种半导体器件的制造方法。在该方法中，在基板上形成导电层，并且在导电层和基板之间形成气隙。并且通过图案化导电层来暴露气隙。根据本发明的实施例，通过在图案化导电层之前预先形成气隙可以减少蚀刻副产物的再沉积。

5. 发明公开

KR1020120006183A 반도체 소자 및 반도체 소자 제조 방법 无效
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：KR1020120006183A
公开(公告)日：2012-01-18
申请号：KR1020100066772
申请日：2010-07-12
申请人： 삼성전자주식회사
发明人： 이명범 , 박인선 , 홍진기 , 구주선 , 박승배 , 이승엽
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/11521 , H01L21/28273 , H01L21/28282 , H01L21/7682 , H01L27/11526 , H01L27/11568 , H01L27/11573
摘要： PURPOSE: A semiconductor device and a semiconductor device manufacturing method are provided to arrange an insulating layer with an air gap between gate structures, thereby reducing parasitic capacitance. CONSTITUTION: A substrate(100) comprises an active region and a field region which are alternatively and repeatedly arranged along a second direction. A plurality of gate structures(222a,224a,226a,228a) is arranged on the substrate by being separated to a first direction. A first insulating film pattern(175) is arranged on a part of a sidewall of the gate structures. A second insulating film pattern covers the gate structure and the first insulating film pattern. The second insulating film pattern comprises an air gap extended to the second direction.
摘要翻译：目的：提供半导体器件和半导体器件制造方法以在栅极结构之间布置具有气隙的绝缘层，从而减小寄生电容。构成：衬底（100）包括有源区域和场区域，它们沿着第二方向交替重复地布置。多个栅极结构（222a，224a，226a，228a）通过分离成第一方向布置在衬底上。第一绝缘膜图案（175）布置在栅极结构的侧壁的一部分上。第二绝缘膜图案覆盖栅极结构和第一绝缘膜图案。第二绝缘膜图案包括延伸到第二方向的气隙。

6. 发明授权

KR100822800B1 상변화 기억소자 및 그 형성 방법 失效
标题翻译：相变材料记忆体装置及其形成相同
公开(公告)号：KR100822800B1
公开(公告)日：2008-04-17
申请号：KR1020060046662
申请日：2006-05-24
申请人： 삼성전자주식회사
发明人： 김락환 , 유경창 , 박인선 , 송윤종 , 이현덕 , 임현석
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/1273 , H01L45/143 , H01L45/144 , H01L45/1666
摘要： 상변화 물질막에 접촉하는 전극의 상부면이 닫힌 루프 형태를 나타내는 상변화 기억소자 형성 방법이 제공된다. 기판상에 서로에 대해서 식각 선택성을 나타내며 개구부를 갖는 제1절연막 및 희생막이 형성되고, 개구부의 측면에 예비 제1도전체가 형성된다. 개구부를 채우며 상기 제희생막에 대해서 식각 선택성을 나타내는 예비 제2절연막이 형성된다. 희생막이 그리고 상기 제1절연막의 상부면 위쪽으로 형성된 예비 제1도전체 및 예비 제2절연막이 제거되어, 예비 제1도전체로부터 제1도전체가 형성되고 예비 제2절연막으로부터 제2절연막이 형성된다. 제1도전체, 제1절연막 그리고 제2절연막 상에 상변화물질막과 제2도전체가 형성된다.
상변화 기억소자, 상변화 물질

7. 发明公开

KR1020070113003A 상변화 기억소자 및 그 형성 방법 失效
标题翻译：相变材料存储器件和形成其的MEHTOD
公开(公告)号：KR1020070113003A
公开(公告)日：2007-11-28
申请号：KR1020060046662
申请日：2006-05-24
申请人： 삼성전자주식회사
发明人： 김락환 , 유경창 , 박인선 , 송윤종 , 이현덕 , 임현석
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/1273 , H01L45/143 , H01L45/144 , H01L45/1666 , G11C13/0004
摘要： A phase change memory device and a forming method thereof are provided to minimize a contact area between the phase change material layer and a first conductive element by forming a top surface contacted to the phase material layer of an electrode to have a closed loop shape. A first insulating layer(120) and a sacrifice layer which include openings and have etch-selectivities about each other are formed on a substrate. A preliminary conductive element is formed at a side of the opening. A second preliminary insulating layer filling the openings is formed, and has the etch-selectivity about the sacrifice layer. A second insulating layer(155) is formed from the preliminary second insulating layer, and a first conductive layer is formed from the preliminary first conductive layer by removing the sacrifice layer, the preliminary first conductive element and the second preliminary insulating layer. A phase material layer(160) and a second conductive element are formed on the first conductive element, the first insulating layer and the second insulating layer.
摘要翻译：提供相变存储器件及其形成方法，通过形成与电极的相材料层接触的顶表面以使闭环形状最小化，使相变材料层和第一导电元件之间的接触面积最小化。在基板上形成第一绝缘层（120）和牺牲层，其包括彼此相邻的开口并具有蚀刻选择性。初步导电元件形成在开口的一侧。形成填充开口的第二初步绝缘层，并且具有围绕牺牲层的蚀刻选择性。从预备的第二绝缘层形成第二绝缘层（155），并且通过去除牺牲层，预备的第一导电元件和第二初级绝缘层，从预备的第一导电层形成第一导电层。在第一导电元件，第一绝缘层和第二绝缘层上形成相材料层（160）和第二导电元件。

8. 发明公开

KR1020070014239A 반도체 장치의 콘택 형성방법 无效
标题翻译：形成半导体器件接触的方法
公开(公告)号：KR1020070014239A
公开(公告)日：2007-02-01
申请号：KR1020050068672
申请日：2005-07-28
申请人： 삼성전자주식회사
发明人： 이현석 , 김영천 , 박인선 , 조영주
IPC分类号： H01L21/283
摘要： A contact forming method of a semiconductor device is provided to fill a contact hole without voids or seams by improving gap-fill capability using an enlarged width of the contact hole. An insulating layer(102a) with an opening portion is formed on a substrate(100). At this time, the substrate is partially exposed to the outside through the opening portion of the insulating layer. A rounding treatment is performed on an upper edge portion of the opening portion in order to extend the width of an upper portion of the opening portion. A contact for contacting the exposed portion of the substrate is formed in the opening portion. The width of the upper portion of the opening portion is extended by using an isotropic etching process.
摘要翻译：提供一种半导体器件的接触形成方法，通过使用接触孔的扩大宽度改善间隙填充能力来填充没有空隙或接缝的接触孔。在基板（100）上形成具有开口部分的绝缘层（102a）。此时，基板通过绝缘层的开口部分部分地暴露于外部。为了延长开口部的上部的宽度，在开口部的上缘部进行圆整处理。用于接触基板的露出部分的触点形成在开口部分中。通过使用各向同性蚀刻工艺来延长开口部分的上部的宽度。

9. 发明授权

KR100665838B1 커패시터의 스토리지 전극과 그의 제조방법 失效
标题翻译：电容器的储存电极及其制造方法
公开(公告)号：KR100665838B1
公开(公告)日：2007-01-09
申请号：KR1020040099688
申请日：2004-12-01
申请人： 삼성전자주식회사
发明人： 장원준 , 박인선 , 박재영 , 임기빈 , 형용우
IPC分类号： H01L27/108
CPC分类号： H01L28/91 , H01L27/10852
摘要： 본 발명은 반도체 소자와 그의 제조방법에 관한 것으로서, 더 구체적으로 디램 소자의 커패시터의 스토리지 전극 및 커패시터의 스토리지 전극을 제조하는 방법에 관한 것이다. 본 발명에 의한 커패시터의 스토리지 전극은 반도체 기판 상의 절연막을 관통하는 콘택 플러그를 통하여 트랜지스터의 소오스 영역과 접촉되며 절연막 상에 정의된 스토리지 전극 형성영역 내에 콘캐이브 구조로 형성된 제 1 금속막과, 상기 제 1 금속막 상에 설정된 두께로 형성되며 후속 열처리 공정에 의하여 비정질에서 결정질 상태로 변화된 폴리실리콘 층, 그리고 상기 폴리실리콘 층 상에 설정된 두께로 형성된 제 2 금속막으로 구성됨을 특징으로 한다.
디램, 커패시터, 하부 전극, 스토리지 전극, 식각액

10. 发明公开

KR1020060123806A 스택형 반도체 장치의 제조 방법 无效
标题翻译：堆叠半导体器件的制造方法
公开(公告)号：KR1020060123806A
公开(公告)日：2006-12-05
申请号：KR1020050045381
申请日：2005-05-30
申请人： 삼성전자주식회사
发明人： 임현석 , 박인선 , 조영주 , 박지순 , 강동조 , 김정욱 , 마영태 , 김재중 , 이현석 , 김영천 , 김락환
IPC分类号： H01L21/283
CPC分类号： H01L21/76846 , H01L21/28518 , H01L21/76853 , H01L21/76877
摘要： A method for manufacturing a stacked semiconductor device is provided to reduce erosion of a single crystalline silicon layer pattern by forming differently a lower metal silicide layer and a lateral metal silicide layer in the thickness. A plurality of interlayer dielectrics are formed on a single crystalline silicon substrate(100). A single crystalline silicon layer pattern(108a) is formed between the interlayer dielectrics. A contact hole for exposing a sidewall of the single crystalline silicon layer pattern and a part of the single crystalline silicon substrate is formed by etching sequentially the interlayer dielectrics. A first metal silicide layer(142) having a first thickness is formed on the exposed single crystalline silicon substrate. A second metal silicide layer(144) thinner than the first metal silicide layer is formed on a sidewall of the single crystalline silicon layer.
摘要翻译：提供一种用于制造堆叠半导体器件的方法，以通过不同地形成厚度的下金属硅化物层和侧金属硅化物层来减少单晶硅层图案的侵蚀。在单晶硅衬底（100）上形成多个层间电介质。在层间电介质之间形成单晶硅层图案（108a）。通过依次蚀刻层间电介质来形成用于暴露单晶硅层图案的侧壁和单晶硅衬底的一部分的接触孔。在暴露的单晶硅衬底上形成具有第一厚度的第一金属硅化物层（142）。在单晶硅层的侧壁上形成比第一金属硅化物层薄的第二金属硅化物层（144）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式