专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100438768B1 선택적 실리사이드 형성방법 失效
公开(公告)号：KR100438768B1
公开(公告)日：2004-07-16
申请号：KR1019970052350
申请日：1997-10-13
申请人： 삼성전자주식회사
发明人： 김민 , 박선후
IPC分类号： H01L21/28
摘要： PURPOSE: A method for selectively forming silicide to form silicide only on a gate electrode without using a photolithography process by making a gap between gate electrode filled with an SOG(spin on glass) layer and by selectively exposing only the upper surface of the gate electrode. CONSTITUTION: After a gate electrode(25) and a source/drain region(29) are formed on a semiconductor substrate(21), a spacer(27) is formed on the sidewall of the gate electrode. A buffer oxide layer(31) is formed on the semiconductor substrate having the gate electrode and the spacer. The buffer oxide layer is coated with an SOG layer. The SOG layer and the buffer oxide layer on the gate electrode are etched to expose only the upper surface of the gate electrode. The SOG layer remaining on the buffer oxide layer is eliminated. After a metal layer is formed on the resultant structure and is annealed to form a silicide layer(37), a cleaning process is performed.

2. 发明公开

KR1020040022568A 반도체 장치 및 그 제조 방법 无效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020040022568A
公开(公告)日：2004-03-16
申请号：KR1020020054171
申请日：2002-09-09
申请人： 삼성전자주식회사
发明人： 김원진 , 박선후
IPC分类号： H01L21/336
摘要： PURPOSE: A method for fabricating a semiconductor device is provided to minimize an RC delay phenomenon caused by parasitic capacitance and improve operating speed by making a spacer formed of silicon carbide such that the spacer is disposed on the sidewall of an interconnection. CONSTITUTION: An insulation layer(110) is formed on a semiconductor substrate(100). A plurality of conductive layer patterns(120) are formed on the insulation layer. A spacer layer is formed on the front surface of the semiconductor substrate including the conductive layer patterns. The spacer layer is etched to form the spacer(155) on the sidewall of the conductive layer patterns, formed of silicon carbide.
摘要翻译：目的：提供一种用于制造半导体器件的方法，以使由寄生电容引起的RC延迟现象最小化并且通过制造由碳化硅形成的间隔物使得间隔件设置在互连的侧壁上来提高操作速度。构成：在半导体衬底（100）上形成绝缘层（110）。在绝缘层上形成多个导电层图案（120）。在包括导电层图案的半导体衬底的前表面上形成间隔层。蚀刻间隔层以在由碳化硅形成的导电层图案的侧壁上形成间隔物（155）。

3. 发明公开

KR1020020046828A 트렌치 소자분리막의 형성방법 无效
标题翻译：形成分离层的方法
公开(公告)号：KR1020020046828A
公开(公告)日：2002-06-21
申请号：KR1020000077171
申请日：2000-12-15
申请人： 삼성전자주식회사
发明人： 이승재 , 박선후
IPC分类号： H01L21/76
摘要： PURPOSE: A formation method of a trench isolation layer is provided to prevent a void by depositing an oxide material using a high density plasma method until both edge portions are about to be connected each other and to compactly perform a gap-fill by depositing a liquid silicon compound using an SOG(Spin On Glass) processing. CONSTITUTION: A trench(110) is firstly formed in a substrate(102). An oxide material(202) is secondly deposited on the entire surface of the resultant structure until both edge portions of the oxide material(202) are about to be contacted each other. A liquid silicon compound(204) is thirdly deposited on the entire surface of the resultant structure to fill into the trench(110) using an SOG processing. The silicon compound(204) and the oxide material(202) are polished by a planarization.
摘要翻译：目的：提供沟槽隔离层的形成方法，以通过使用高密度等离子体法沉积氧化物材料来防止空隙，直到两个边缘部分将要彼此连接并且通过沉积液体来紧密地执行间隙填充硅化合物使用SOG（旋转玻璃）加工。构成：首先在衬底（102）中形成沟槽（110）。第二次将氧化物材料（202）沉积在所得结构的整个表面上，直到氧化物材料（202）的两个边缘部分彼此接触。在所得结构的整个表面上第三沉积液体硅化合物（204），以使用SOG处理填充到沟槽（110）中。通过平坦化对硅化合物（204）和氧化物材料（202）进行抛光。

4. 发明授权

KR100267594B1 반도체장치의 금속배선 형성방법 失效
标题翻译：半导体器件的制造方法
公开(公告)号：KR100267594B1
公开(公告)日：2000-10-16
申请号：KR1019930020884
申请日：1993-10-08
申请人： 삼성전자주식회사
发明人： 박선후 , 박영욱
IPC分类号： H01L21/28
摘要： PURPOSE: A method for forming a metal interconnection line of a semiconductor device is provided to reduce a chip size by removing a misalign margin, and to improve the reliability and the yield of the device by preventing a conductive region or an interconnection line on a lower part from being revealed or etched. CONSTITUTION: Metal interconnection lines(51) are buried in the first openings(45) and formed long. Also, the metal interconnection lines are contacted with junction parts(33) through the second openings(47) and thus are connected with other junction parts or other interconnection lines electrically. Both ends of the second openings in a width direction meet the first openings, and both ends in a length direction are narrower than the junction parts and thus are included in the first openings.
摘要翻译：目的：提供一种用于形成半导体器件的金属互连线的方法，通过去除不对准余量来减小芯片尺寸，并且通过防止导电区域或互连线在较低的位置来提高器件的可靠性和产量部分被揭露或蚀刻。构成：金属互连线（51）被埋在第一开口（45）中并形成很长时间。此外，金属互连线通过第二开口（47）与接合部分（33）接触，并且因此与其他接合部分或其它互连线电连接。第二开口的宽度方向的两端与第一开口一致，长度方向的两端比接合部窄，因此包含在第一开口内。

5. 发明公开

KR1019990026626A 반도체 공정의 금속배선 형성방법 无效
标题翻译：在半导体中形成金属布线的方法
公开(公告)号：KR1019990026626A
公开(公告)日：1999-04-15
申请号：KR1019970048833
申请日：1997-09-25
申请人： 삼성전자주식회사
发明人： 최길현 , 김병준 , 이장은 , 박선후
IPC分类号： H01L21/283
摘要： 콘택홀이 형성되어 있는 층간절연막 상에 형성되는 금속 배선 형성방법에 관하여 개시한다. 본 발명은 화학기상증착(CVD)에 의한 텅스텐 도전막을 사용하여 금속 배선을 형성하는 과정에서 장벽층에 플라즈마 처리를 추가로 수행하여 콘택홀 내부에서 발생하는 보이드(void)를 억제한다. 이러한 플라즈마 처리는 O
2 또는 N
2 O 가스를 사용하고, 플라즈마 장비의 바이어스 조건을 조절하여 콘택홀의 입구에 있는 장벽층에 대하여 집중적으로 처리하는 것이 적합하다.

6. 实用新型

KR200135371Y1 반도체소자 제조장비의 가스 세정기 失效
标题翻译：用于半导体器件制造设备的气体洗涤器
公开(公告)号：KR200135371Y1
公开(公告)日：1999-03-20
申请号：KR2019950035229
申请日：1995-11-23
申请人： 삼성전자주식회사
发明人： 박선후
IPC分类号： H01L21/304
摘要： 본 고안은 반도체소자의 제조장비에 있어서 공정중 발생하는 가스를 정화하기위한 가스세정기에 관한 것이다.
종래의 가스세정기있어 유해가스와 물과 반응시키는 팩은 물과의 접촉 면적을 높여지귀 위해서 팩의 면적을 크게하면 가스의 세정효과는 높아지나 팩의 면적이 커지면 자연히 가스세정기의 사이즈가 증가되는 문제점이 있었다.
본 고안은 상술한 문제점을 극복하기 위한 것으로, 발생한 유해가스가 통과하는 덕트부과, 상기 덕트부 중심의 상단부에 상기 유해가스와 반응되도록 물을 분사해 주는 물공급부와, 상기 물공급부가 위치한 덕트부의 하단에 상기 유해가스와 반응한 물을 재공급하기 위해 회수하는 물배출부로 구성된 반응수단을 포함하여, 장비의 사이즈를 확대하지 않고 휴해가스와 물과의 접촉효율을 향상시켜 유해가스의 세정효과를 높일 수 있도록 한 것이다.

7. 发明授权

KR100089301B1 반도체 장치의 제조방법 失效
公开(公告)号：KR100089301B1
公开(公告)日：1995-09-18
申请号：KR1019920004017
申请日：1992-03-11
申请人： 삼성전자주식회사
发明人： 박선후 , 박영욱 , 이형규
IPC分类号： H01L21/28

8. 发明授权

KR1019950005258B1 블랭킷 CVD 텅스텐 형성방법 失效
标题翻译： BLANKET CVD TUNGSTEN沉积方法
公开(公告)号：KR1019950005258B1
公开(公告)日：1995-05-22
申请号：KR1019910020525
申请日：1991-11-18
申请人： 삼성전자주식회사
发明人： 박선후 , 김영선 , 박영욱 , 이형규
IPC分类号： H01L21/28
摘要： A deposition method is suggested to form stable blanket CVD tungsten layer during the metalization of the semiconductor device. The deposition proceeds with two steps. In the first step, blanket CVD tungsten layer is formed by SiH4 reduction reaction for 30 second on the state of the H2 flow rate of 3,000, SiH4 of 100, and WF6 of 300 SCCM at pressure 0.3 Torr and temperature 400≦̸C. In the second step, blanket CVD tungsten layer is formed by H2 reduction reaction for 300 second on the state of the H2 flow rate of 6,800, and WF6 of 400 SCCM at pressure 30 Torr and temperature 400≦̸C.
摘要翻译：建议在半导体器件的金属化期间形成稳定的覆盖CVD钨层的沉积方法。沉积步骤有两个步骤。在第一步中，通过SiH4还原反应在压力为0.3Torr，温度为400＆lt; 1N; E的条件下，在H2流量为3,000，SiH4为100，WF6为300SCCM的状态下，通过SiH 4还原反应形成覆盖CVD钨层30秒。在第二步中，通过H 2还原反应300秒钟的H 2流速为6,800，WF6为400SCCM，压力为30乇，温度为400＆amp;℃，通过H2还原反应形成覆盖CVD钨层。

9. 发明公开

KR1019950012599A 반도체장치의 금속배선 형성방법 失效
公开(公告)号：KR1019950012599A
公开(公告)日：1995-05-16
申请号：KR1019930020884
申请日：1993-10-08
申请人： 삼성전자주식회사
发明人： 박선후 , 박영욱
IPC分类号： H01L21/28
摘要： 본 발명은 반도체장치의 금속배선형성방법에 관한 것으로서, 반도체 기판에 접합부를 형성하고 하부산화막, 하부식각마스크층, 상부산화막 및 상부식각마스크를 순차적으로 적층한 후, 제1포토레지스트를 이용하여 하부식각마스크층이 노출되도록 길게 제1개구들을 형성하고, 재차, 폭은 제1개구들보다 크고 길이는 접합부들 보다 작게 형성된 제2포토레지스트와 상부식각마스크층을 마스크로 이용하여 폭이 제1개구들과 자기정렬되어 접합부들을 노출시키는 제2개구들을 형성한다. 그리고, 제1및 제2개구들에 채워져 노출된 접합부들과 접촉되도록 전표면에 금속을 증착 또는 침적한 후 상부식각마스크층에 있는 금속들을 마스크없이 제거한다. 따라서, 금속배선들은 접속부와 접촉되는 부분이 오정렬여유를 갖지 않고 작은 폭으로 자기정렬된 제1및 제2개구들내에 형성되어 칩의 크기를 감소시킬 수 있으며, 또한, 제1및 제2개구들이 채워지도록 전표면에 형성된 금속을 마스크없이 제1및 제2개구들의 것을 제외하고 상부식각마스크층에 형성된 것을 제거하여 하부의 도전영역 또는 도선이 노출되어 삭각되는 것을 방지하므로 소자의 신뢰성 및 수율을 향상시킬 수 있다.

10. 发明授权

KR1019950003222B1 반도체 장치의 제조방법 失效
标题翻译：半导体器件制造方法
公开(公告)号：KR1019950003222B1
公开(公告)日：1995-04-06
申请号：KR1019920004017
申请日：1992-03-11
申请人： 삼성전자주식회사
发明人： 박선후 , 박영욱 , 이형규
IPC分类号： H01L21/28
摘要： The method includes the steps of forming an insulating film (12) on a silicon substrate (11) to etch the film (12) to form a contact to form a first glue layer (13) thereon, forming a first metal layer (14) thereon to form a second glue layer (15) thereon, depositing an Al layer (16) on the layer (15) by sputtering, forming an insulating film (17) on the layer (16) to etch the film (17) to form a via contact to expose the film (14), filling the via contact with a selective tungsten film (18), and forming a metal layer thereon to pattern the metal layer, thereby forming the metal lines of sandwich structure to improve the contact resistance.
摘要翻译：该方法包括以下步骤：在硅衬底（11）上形成绝缘膜（12）以蚀刻膜（12）以形成接触件以在其上形成第一胶层（13），形成第一金属层（14）在其上形成第二胶层（15），通过溅射在层（15）上沉积Al层（16），在层（16）上形成绝缘膜（17）以蚀刻膜（17）以形成通孔接触以暴露膜（14），用选择性钨膜（18）填充通孔接触，并在其上形成金属层以图形化金属层，从而形成夹层结构的金属线以改善接触电阻。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式