会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明专利
    • 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
    • 薄膜晶体管,薄膜晶体管和溅射靶的氧化物半导体薄膜
    • JP2016054171A
    • 2016-04-14
    • JP2014178470
    • 2014-09-02
    • 株式会社神戸製鋼所
    • 越智 元隆森田 晋也三木 綾後藤 裕史
    • H01L21/336H01L21/363C23C14/08C23C14/34C04B35/00C04B35/457H01L29/786
    • C04B35/00C04B35/457C23C14/08C23C14/34H01L29/786
    • 【課題】薄膜トランジスタの酸化物半導体薄膜であって、優れたウェットエッチング耐性、具体的には、上記酸化物半導体薄膜の上に形成されるソース・ドレイン電極のパターニング時に、無機酸系や過酸化水素系の酸系エッチング液に浸漬させても、膜減りが抑えられ、表面荒れの抑えられた酸化物半導体薄膜を提供する。 【解決手段】薄膜トランジスタの、前記半導体層に用いられる酸化物半導体薄膜であって、金属元素としてIn、GaおよびSnと;Oと;で構成される酸化物からなり、該In、Ga、Snの各原子数比がそれぞれ、0.30≦In/(In+Ga+Sn)≦0.50、0.20≦Ga/(In+Ga+Sn)≦0.30、0.25≦Sn/(In+Ga+Sn)≦0.45を満たし、かつ前記SnとInの原子数比であるSn/Inが0.50以上である薄膜トランジスタの酸化物半導体薄膜。 【選択図】なし
    • 要解决的问题:为了提供具有优异的耐湿蚀刻性的薄膜晶体管的氧化物半导体薄膜,特别是在形成在氧化物半导体薄膜上的源/漏电极上进行图案化时,膜的还原 即使将氧化物半导体薄膜浸渍在基于无机酸蚀刻剂的酸性蚀刻剂和基于过氧化氢的蚀刻剂中时,也抑制了厚度,并抑制了表面粗糙度。解决方案:薄膜的氧化物半导体薄膜 用于半导体层的晶体管,薄膜晶体管的氧化物半导体膜由作为金属元素的In,Ga和Sn组成的氧化物和O组成; 各原子数的比例满足0.30≤In/(In + Ga + Sn)≤0.50,0.20≤Ga/(In + Ga + Sn)≤0.30,0.25≤Sn/(In + Ga + Sn)≤0.45 ; Sn和In的原子数之比Sn / In等于或高于0.50.SELECTED DRAWING:None
    • 4. 发明专利
    • 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価素子及び評価装置
    • 氧化物半导体薄膜评估方法,氧化物半导体薄膜质量控制方法和用于评估方法的评估元件和评估装置
    • JP2016015390A
    • 2016-01-28
    • JP2014136349
    • 2014-07-01
    • 株式会社神戸製鋼所
    • 林 和志三木 綾川上 信之
    • H01L21/336H01L29/786H01L21/28H01L21/66
    • H01L21/28H01L29/786
    • 【課題】酸化物半導体薄膜と、酸化物半導体薄膜の表面に形成される保護膜を有するTFTにおいて、酸化物半導体薄膜と保護膜との界面準位に起因する欠陥(TFTに正バイアスのストレスを印加したときのストレス耐性)を、これらの特性を実際に測定することなく簡便に評価(予測・推定)する方法を提供する。 【解決手段】酸化物半導体薄膜の電気抵抗率を接触式方法または非接触式方法によって測定することにより、界面準位に起因する欠陥を評価する。界面準位に起因する欠陥は、下記(1)〜(3)のいずれかである。(1)薄膜トランジスタに正バイアスを印加したときのしきい値電圧Vth、(2)薄膜トランジスタに正バイアスを印加したとき、印加前後のしきい値電圧の差ΔVth、(3)薄膜トランジスタに正バイアスを印加したときのしきい値電圧を複数回測定したとき、1回目に測定したときのしきい値 【選択図】図8
    • 要解决的问题:提供一种简单地评估(估计/推定)缺陷特性的方法(当对TFT施加正的偏置应力时的应力电阻),而不实际测量由氧化物半导体薄膜和 具有氧化物半导体薄膜的TFT的保护膜和形成在氧化物半导体薄膜的表面上的保护膜。解决方案:氧化物半导体薄膜评估方法包括以接触方式或非接触方式测量电阻率的步骤 - 接触方式来评估由界面状态引起的缺陷。 由接口状态引起的缺陷是以下任何一种缺陷(1) - (3):(1)向薄膜晶体管施加正偏压时的阈值电压Vth; (2)向薄膜晶体管施加正偏压之前和之后的阈值电压之间的差Dgr; Vth; 以及(3)当向薄膜晶体管施加正偏压时,在多次测量阈值电压的第一时间测量的阈值。