专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW586213B 半導體積體電路及其製造方法失效
简体标题：半导体集成电路及其制造方法
公开(公告)号：TW586213B
公开(公告)日：2004-05-01
申请号：TW091112433
申请日：2002-06-07
申请人：日立製作所股份有限公司 HITACHI, LTD. , 日本電氣股份有限公司 NEC CORPORATION , NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：高浦則克 TAKAURA, NORIKATSU , 松岡秀行 MATSUOKA, HIDEYUKI , 木村紳一郎 KIMURA, SHINICHIRO , 永井亮 NAGAI, RYO , 山田悟 YAMADA, SATORU
IPC分类号： H01L
CPC分类号： H01L27/10894 , H01L21/76895 , H01L21/76897 , H01L21/823857 , H01L27/10814 , H01L27/10855 , H01L27/10873 , H01L27/10888 , H01L27/10897 , H01L27/11502 , H01L27/11507 , H01L29/4941 , H01L29/6656
摘要：用以提昇DARM記憶單元之再生特性及構成邏輯電路的MISFET之驅動能力。
其解決手段為：使用p型之多晶矽形成記憶單元區域之閘極電極5g，將該閘極電極5g上之間隙絕緣膜6和其側壁之側壁膜7設定為氧化膜，藉由使用CMP法研磨該閘極電極5g上及閘極電極5g間上的多晶矽，形成接觸電極12a、12b。再者，於邏輯電路區域之閘極電極8f、9f之側壁上，形成由氧化矽膜7和多晶矽膜之疊層膜所構成之側壁膜，將該些膜當作罩幕而形成半導體區域8e、9e。其結果，可以降低硼穿透，再者可以自行整合地形成接觸電極。又可以提昇構成邏輯電路的MISFET之驅動能力
简体摘要：用以提升DARM记忆单元之再生特性及构成逻辑电路的MISFET之驱动能力。其解决手段为：使用p型之多晶硅形成记忆单元区域之闸极电极5g，将该闸极电极5g上之间隙绝缘膜6和其侧壁之侧壁膜7设置为氧化膜，借由使用CMP法研磨该闸极电极5g上及闸极电极5g间上的多晶硅，形成接触电极12a、12b。再者，于逻辑电路区域之闸极电极8f、9f之侧壁上，形成由氧化硅膜7和多晶硅膜之叠层膜所构成之侧壁膜，将该些膜当作罩幕而形成半导体区域8e、9e。其结果，可以降低硼穿透，再者可以自行集成地形成接触电极。又可以提升构成逻辑电路的MISFET之驱动能力

2. 发明专利

TW200816108A 顯示裝置审中-公开
简体标题：显示设备
公开(公告)号：TW200816108A
公开(公告)日：2008-04-01
申请号：TW096120637
申请日：2007-06-08
申请人：日立製作所股份有限公司 HITACHI, LTD.
发明人：川崎昌宏 KAWASAKI, MASAHIRO , 安藤正彥 ANDO, MASAHIKO , 芝健夫 SHIBA, TAKEO , 今關周治 IMAZEKI, SHUJI , 藤森正成 FUJIMORI, MASAAKI , 松岡秀行 MATSUOKA, HIDEYUKI
IPC分类号： G09F , H01L
CPC分类号： G02F1/1368 , G09G3/20 , G09G2300/04 , H01L27/124 , H01L27/1292
摘要：本發明係防止直接圖案加工半導體層之際產生之圖案偏離或噴嘴阻塞,以低成本提供高精細且高性能之有機薄膜電晶體及使用其之顯示裝置。一種具有n列�m行之像素之顯示裝置,其係將對各像素給與亮度資訊之信號線與以特定週期選擇被給與亮度資訊之像素之掃描線配置成矩陣狀,對各像素之亮度資訊取入係在連接於各像素之掃描線被選擇之際,利用經由各前述像素中之薄膜電晶體取入信號線之信號電壓所進行,被取入各像素之亮度資訊在連接於各像素之掃描線非選擇後仍被電容所保持者,其中在各列之各像素中,具有在各像素間共通之至少1道半導體層,該半導體層係與前述信號線平行地形成。
简体摘要：本发明系防止直接图案加工半导体层之际产生之图案偏离或喷嘴阻塞,以低成本提供高精细且高性能之有机薄膜晶体管及使用其之显示设备。一种具有n列�m行之像素之显示设备,其系将对各像素给与亮度信息之信号线与以特定周期选择被给与亮度信息之像素之扫描线配置成矩阵状,对各像素之亮度信息取入系在连接于各像素之扫描线被选择之际,利用经由各前述像素中之薄膜晶体管取入信号线之信号电压所进行,被取入各像素之亮度信息在连接于各像素之扫描线非选择后仍被电容所保持者,其中在各列之各像素中,具有在各像素间共通之至少1道半导体层,该半导体层系与前述信号线平行地形成。

3. 发明专利

TW200939469A 非揮發性半導體記憶裝置审中-公开
简体标题：非挥发性半导体记忆设备
公开(公告)号：TW200939469A
公开(公告)日：2009-09-16
申请号：TW097140778
申请日：2008-10-24
申请人：日立製作所股份有限公司 HITACHI, LTD.
发明人：木下勝治 KINOSHITA, MASAHARU , 寺尾元康 TERAO, MOTOYASU , 松岡秀行 MATSUOKA, HIDEYUKI , 子佳孝 SASAGO, YOSHITAKA , 木村嘉伸 KIMURA, YOSHINOBU , 島明生 SHIMA, AKIO , 田井光春 TAI, MITSUHARU , 高浦則克 TAKAURA, NORIKATSU
IPC分类号： H01L
CPC分类号： H01L27/101 , G11C5/02 , G11C13/0004 , G11C2213/71 , G11C2213/72 , H01L27/2409 , H01L27/2463 , H01L45/06 , H01L45/085 , H01L45/1233 , H01L45/143 , H01L45/144 , H01L45/1675
摘要：於相變化記憶體等,以薄膜形成記錄材料與選擇元件之雙方時,因為改寫動作等之熱會使和記錄材料層鄰接之層的原子擴散至記錄材料,而存在著改寫特性變化之問題。為解決上述問題,本發明係於非揮發性記錄材料層(224)與選擇元件(220、221)之間,具有5nm以上200nm以下膜厚之半導體層(222)。如此則,可獲得大容量、且改寫條件穩定之非揮發性記憶體。
简体摘要：于相变化内存等,以薄膜形成记录材料与选择组件之双方时,因为改写动作等之热会使和记录材料层邻接之层的原子扩散至记录材料,而存在着改写特性变化之问题。为解决上述问题,本发明系于非挥发性记录材料层(224)与选择组件(220、221)之间,具有5nm以上200nm以下膜厚之半导体层(222)。如此则,可获得大容量、且改写条件稳定之非挥发性内存。

4. 发明专利

TW578299B 使用垂直通道電晶體之半導體記憶裝置失效
简体标题：使用垂直信道晶体管之半导体记忆设备
公开(公告)号：TW578299B
公开(公告)日：2004-03-01
申请号：TW091114522
申请日：2002-07-01
申请人：日立製作所股份有限公司 HITACHI, LTD.
发明人：高浦則克 , 松岡秀行 MATSUOKA, HIDEYUKI , 竹村理一郎 TAKEMURA, RIICHIRO , 奧山幸祐 , 茂庭昌弘 MONIWA, MASAHIRO , 西田彰男 , 舟山幸太 , 關口知紀
IPC分类号： H01L
CPC分类号： H01L27/11 , H01L27/0688 , H01L27/1104
摘要：本發明提供一種半導體記憶裝置，其包括複數個字元線、複數個位元線以及複數個靜態記憶體細胞，每一靜態記憶體細胞皆具有一第一、第二、第三、第四、第五和第六電晶體。同時，該第一、第二、第三及第四電晶體的每一通道皆係垂直於該半導體記憶裝置之一基板形成的。形成一源極或汲極的該第五與第六電晶體之每一半導體區域，與該基板形成一PN連接。依據本發明的另一項觀點，本發明的SRAM裝置具有複數個SRAM細胞，其中至少有一SRAM細胞為一垂直SRAM細胞，其至少包括四個垂直於一基板的電晶體，且每一垂直電晶體皆包含一源極、一汲極和介於其間對準一對準線的一通道，其係以一大於零度的角度穿透進入該基板表面中。
简体摘要：本发明提供一种半导体记忆设备，其包括复数个字符线、复数个比特线以及复数个静态内存细胞，每一静态内存细胞皆具有一第一、第二、第三、第四、第五和第六晶体管。同时，该第一、第二、第三及第四晶体管的每一信道皆系垂直于该半导体记忆设备之一基板形成的。形成一源极或汲极的该第五与第六晶体管之每一半导体区域，与该基板形成一PN连接。依据本发明的另一项观点，本发明的SRAM设备具有复数个SRAM细胞，其中至少有一SRAM细胞为一垂直SRAM细胞，其至少包括四个垂直于一基板的晶体管，且每一垂直晶体管皆包含一源极、一汲极和介于其间对准一对准线的一信道，其系以一大于零度的角度穿透进入该基板表面中。

5. 发明专利

TW200910586A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW200910586A
公开(公告)日：2009-03-01
申请号：TW097116514
申请日：2008-05-05
申请人：日立製作所股份有限公司 HITACHI, LTD.
发明人：寺尾元康 TERAO, MOTOYASU , 松岡秀行 MATSUOKA, HIDEYUKI , 入江直彥 IRIE, NAOHIKO , 世子佳孝 SASAGO, YOSHITAKA , 竹村理一郎 TAKEMURA, RIICHIRO , 高浦則克 TAKAURA, NORIKATSU
IPC分类号： H01L
CPC分类号： H01L45/145 , G11C11/5614 , G11C13/0011 , G11C2213/11 , G11C2213/79 , H01L27/2409 , H01L27/2436 , H01L27/2463 , H01L27/2481 , H01L45/085 , H01L45/1233 , H01L45/1266 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/146
摘要：本發明係提供一種藉由製成能以高精度控制固體電解質中之離子之移動之元件構造,來提升可進行記憶或開關功能之半導體裝置之性能,且縱或為多層化之3維構造,亦能以低成本來予以高積體化之技術。作為半導體元件,係於縱向(Z軸方向)上分離配置之電極間,形成2層以上成分不同之層,且於上述電極間施加脈衝電壓以形成導電通路,而使電阻値對應於資訊信號來變化之元件。進一步於上述導電通路之中段,形成積存有提高導電率之成分之區域,藉此而使電阻率正確地對應於資訊信號。於X軸方向、Y軸方向中之至少一方向形成電極,並施加控制電壓更為適宜。
简体摘要：本发明系提供一种借由制成能以高精度控制固体电解质中之离子之移动之组件构造,来提升可进行记忆或开关功能之半导体设备之性能,且纵或为多层化之3维构造,亦能以低成本来予以高积体化之技术。作为半导体组件,系于纵向(Z轴方向)上分离配置之电极间,形成2层以上成分不同之层,且于上述电极间施加脉冲电压以形成导电通路,而使电阻値对应于信息信号来变化之组件。进一步于上述导电通路之中段,形成积存有提高导电率之成分之区域,借此而使电阻率正确地对应于信息信号。于X轴方向、Y轴方向中之至少一方向形成电极,并施加控制电压更为适宜。

6. 发明专利

TW200500977A 影像顯示裝置 IMAGE DISPLAY DEVICE 审中-公开
简体标题：影像显示设备 IMAGE DISPLAY DEVICE
公开(公告)号：TW200500977A
公开(公告)日：2005-01-01
申请号：TW092132936
申请日：2003-11-24
申请人：日立製作所股份有限公司 HITACHI, LTD. , 日立顯示器股份有限公司 HITACHI DISPLAYS, LTD.
发明人：芝健夫 SHIBA, TAKEO , 寺尾元康 TERAO, MOTOYASU , 松岡秀行 MATSUOKA, HIDEYUKI
IPC分类号： G09F
CPC分类号： G09G3/3648 , G09G3/20 , G09G3/2011 , G09G3/2074 , G09G3/3225 , G09G2300/08 , G09G2300/0847 , G09G2300/0857 , G09G2300/088 , G09G2310/027 , G09G2310/04 , G09G2360/128 , H01L27/14643 , H01L27/2436 , H01L27/2463 , H01L27/3244 , H01L45/06 , H01L45/1226 , H01L45/1233 , H01L45/1246 , H01L45/144 , H01L45/1625 , H01L45/1675 , Y10T428/10 , Y10T428/1064 , Y10T428/1352
摘要：本發明之課題係在同時實現影像顯示裝置之消耗電力減少、記憶電路面積縮小、以及多位元之影像資料的高畫質顯示。本發明之解決手段，係針對具有由複數圖素所構成之顯示部、及用以控制顯示部之控制部的影像顯示裝置，對各圖素配設可保存特定時間以上之顯示資料而由1個以上之開關、及採用硫硒碲材料之可變電阻記憶元件所構成之非揮發性相變化圖素記憶體，或者，對控制部配設可保存1框之顯示資料而由1個以上之開關、及採用硫硒碲材料之可變電阻記憶元件所構成之非揮發性相變化框記憶體。
简体摘要：本发明之课题系在同时实现影像显示设备之消耗电力减少、记忆电路面积缩小、以及多比特之影像数据的高画质显示。本发明之解决手段，系针对具有由复数图素所构成之显示部、及用以控制显示部之控制部的影像显示设备，对各图素配设可保存特定时间以上之显示数据而由1个以上之开关、及采用硫硒碲材料之可变电阻记忆组件所构成之非挥发性相变化图素内存，或者，对控制部配设可保存1框之显示数据而由1个以上之开关、及采用硫硒碲材料之可变电阻记忆组件所构成之非挥发性相变化框内存。

7. 发明专利

TW577169B 縱型MISFET的製造方法,縱型MISFET,半導體記憶裝置的製造方法及半導體裝置失效
简体标题：纵型MISFET的制造方法,纵型MISFET,半导体记忆设备的制造方法及半导体设备
公开(公告)号：TW577169B
公开(公告)日：2004-02-21
申请号：TW091124556
申请日：2002-10-23
申请人：日立製作所股份有限公司 HITACHI, LTD. , 日立超愛爾愛斯愛系統股份有限公司 HITACHI ULSI SYSTEMS CO., LTD
发明人：田剛 TABATA, TSUYOSHI , 中里和郎 NAKAZATO, KAZUO , 鯨井裕 KUJIRAI, HIROSHI , 茂庭昌弘 MONIWA, MASAHIRO , 松岡秀行 MATSUOKA, HIDEYUKI , 木須輝明 KISU, TERUAKI , 芳賀覺 HAGA, SATORU
IPC分类号： H01L
CPC分类号： H01L27/10864 , H01L27/10867 , H01L27/10876 , Y10S257/903
摘要：本發明是，將導電型跟縱型MISFET的構成源極領域的 n型多晶矽膜7擴散至構成通道形成領域的多晶矽膜10的磷相反的硼，反摻雜(counterdope)至多晶矽膜10，以減低多晶矽膜10的有效雜質濃度，藉此實現漏洩電流(截斷電流)很少的縱型MISFET。
简体摘要：本发明是，将导电型跟纵型MISFET的构成源极领域的 n型多晶硅膜7扩散至构成信道形成领域的多晶硅膜10的磷相反的硼，反掺杂(counterdope)至多晶硅膜10，以减低多晶硅膜10的有效杂质浓度，借此实现漏泄电流(截断电流)很少的纵型MISFET。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式