专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2008047777A1 螺旋状容量素子及びその製造方法审中-公开
标题翻译：电磁兼容元件及其制造方法
公开(公告)号：WO2008047777A1
公开(公告)日：2008-04-24
申请号：PCT/JP2007/070141
申请日：2007-10-16
申请人：日本電気株式会社 , 増田幸一郎
发明人：増田幸一郎
IPC分类号： H01G9/012
CPC分类号： H01G4/35 , H01G4/005 , H01G4/26 , Y10T29/435
摘要：【課題】電源配線に流れる高周波電力を抑制する螺旋状容量素子及びその製造方法を提供する。【解決手段】螺旋状に巻かれた帯状の内部導電体となる内部金属体と、内部金属体を覆う誘電体膜と、誘電体膜を覆う導電層とを備えた帯状容量線路１００１が螺旋状に巻かれて螺旋状容量素子を構成する。帯状容量線路１００１は支持体１２００に巻き付けることができる。内部金属体の両端にそれぞれ内部金属体引出端子１３１１、１３２１を形成し、導電層の両端にそれぞれ導電層引出端子１３１２，１３２２を形成することができる。
摘要翻译：提供抑制电源布线中的高频功率流动的螺旋电容元件以及制造这种螺旋电容元件的方法。解决问题的手段带状电容线（1001）设置有作为螺旋形缠绕的带状内部导体的内部金属体，覆盖内部金属体的电介质膜和覆盖电介质膜的导电层螺旋电容元件通过螺旋缠绕带状电容线来提供。带状电容线（1001）可以缠绕在支撑体（1200）上。内部金属体提取端子（1311,1321）分别形成在内部金属体的两端，并且导电层提取端子（1312,1322）可以形成在导电层的两端。

2. 发明申请

WO2010007820A1 基板間スペーサ及びその製造方法並びにこの基板間スペーサを備えた半導体装置审中-公开
标题翻译：基板间隔件及其制造方法及配备有基板间隔件的半导体器件
公开(公告)号：WO2010007820A1
公开(公告)日：2010-01-21
申请号：PCT/JP2009/057336
申请日：2009-04-10
申请人：日本電気株式会社 , 増田幸一郎 , 山本満
发明人：増田幸一郎 , 山本満
IPC分类号： H01L23/32 , H01L23/12
CPC分类号： H01L23/5389 , H01L23/49805 , H01L23/49816 , H01L23/49838 , H01L24/24 , H01L24/82 , H01L24/96 , H01L2224/04105 , H01L2224/12105 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01074 , H01L2924/01079 , H01L2924/14 , H01L2924/15311 , H01L2924/1815 , H05K1/145 , H05K3/3436 , H05K3/3442 , H05K2201/09181 , H05K2201/10515 , H05K2201/1053 , H05K2201/10636 , H05K2201/10727 , H05K2201/10734 , H05K2201/2036 , Y02P70/611 , Y02P70/613 , H01L2924/00
摘要：【課題】半導体装置とプリント配線基板との間隙を一定とするスペーサにおいて、ロウの吸い寄せによる接続不良を抑制し得る。【解決手段】ベース基材の表面は、底面、上面、及び底面と上面との間の側面から構成される。ロウ誘導端子は、底面の少なくとも一部と、上面の少なくとも一部と、側面の少なくとも一部とを被覆している。ロウ誘導端子の側面を被覆している部分の表面であるロウ誘導端子面は、底面に対して非垂直である。詳しくは、ロウ誘導端子面と底面とのなす角度が鋭角である。ロウ誘導端子面は、曲面詳しくは凹曲面である。
摘要翻译：提供了一种用于在半导体器件和印刷线路板之间保持恒定间隙的间隔物，其中可以抑制由于焊料的吸引而导致的不良连接。基材的表面由底面，上表面和底面与上表面之间的侧面构成。焊接引导端子覆盖底表面的至少一部分，上表面的至少一部分和侧表面的至少一部分。焊接引导端子表面，即覆盖侧表面的部分处的焊料引导端子的表面不垂直于底表面。更具体地，焊接引导端子表面和底部表面形成的角度是锐角的。焊接引导端子表面是曲面，更具体地说是凹面。

3. 发明申请

WO2007086210A1 多層ストリップ線路型容量素子审中-公开
标题翻译：多层条线电容元件
公开(公告)号：WO2007086210A1
公开(公告)日：2007-08-02
申请号：PCT/JP2006/325222
申请日：2006-12-19
申请人：日本電気株式会社 , 増田幸一郎
发明人：増田幸一郎
IPC分类号： H01G9/04 , H01G4/35 , H01G9/028 , H01G9/048
CPC分类号： H01G9/14 , H01G2/06 , H01G9/012 , H01G9/028 , H01G9/15 , H01P3/088 , H03H2001/0014
摘要：　本発明の容量素子は大きさが異なる複数の筒状金属体を有し、これらが帯状金属体の周囲に多層に配置されている。そして、誘電体膜および導電性物質層が、複数の筒状金属体のうち最も内側に位置する金属体と帯状金属体との間ならびに、隣り合う前記筒状金属体どうしの間に位置する。なおかつ、誘電体膜および導電性物質層は、夫々の筒状金属体の側壁部に対し対称な位置関係で積層配置されている。
摘要翻译：一种电容元件，包括多个不同尺寸的圆柱形金属片，它们围绕带状金属片设置成多层形式。电介质膜和介电物质层设置在多个圆柱形金属片的最内侧之间和带状金属片之间以及彼此相邻的圆柱形金属片之间。电介质膜和电介质层以相对于各圆柱形金属片的侧壁部分为对称位置关系的多层形式设置。

4. 发明申请

WO2009028463A1 スペーサ及びその製造方法审中-公开
标题翻译： SPACER及其制造方法
公开(公告)号：WO2009028463A1
公开(公告)日：2009-03-05
申请号：PCT/JP2008/065117
申请日：2008-08-25
申请人：日本電気株式会社 , 森透 , 増田幸一郎
发明人：増田幸一郎
IPC分类号： H05K1/18 , H01L23/12
CPC分类号： H01L23/49816 , H01G2/06 , H01L23/49805 , H01L23/50 , H01L2924/0002 , H01L2924/15311 , H05K1/0231 , H05K1/141 , H05K1/145 , H05K3/3436 , H05K3/3442 , H05K3/403 , H05K2201/09181 , H05K2201/09836 , H05K2201/10378 , H05K2201/10636 , H05K2201/2036 , Y02P70/611 , Y02P70/613 , H01L2924/00
摘要：【課題】　ロウ付けされた半導体装置とプリント配線基板との間隙幅を一定とする際に、ロウの吸い寄せによる接続不良の回避を実現しうるスペーサおよびその製造方法の提供。【解決手段】　電気絶縁性のベース基材と、少なくとも１個のロウ誘導端子とを有するスペーサであって、前記ベース基材の表面が、底面と、上面と、少なくとも１面の側面とで構成され、前記底面と前記上面とが、互いに接しない面であり、前記側面が、前記底面及び前記上面の一方又は両方に接する面であり、前記ロウ誘導端子が、前記底面の一部と、前記上面の一部と、前記側面の一部又は全部とを被覆しており、前記ロウ誘導端子の前記側面を被覆している部分の表面であるロウ誘導面が、前記底面に対して非垂直である、スペーサ。
摘要翻译：提供一种间隔物，其能够实现当焊接的半导体器件和印刷电路板之间的间隙宽度恒定时由于焊料的吸引而避免连接不良，以及间隔件的制造方法。间隔件包括电绝缘基底构件和至少一个焊料引导端子。基部构件的表面由底面，顶面和至少一个侧面构成，底面和顶面彼此不接触，而侧面接触底面和底面顶面。焊料引导端部部分或全部地部分地覆盖底面，顶面部分地覆盖侧面。作为覆盖侧面的焊料引导端子的一部分的表面的焊料引导面与底面不正交。

5. 发明申请

WO2004023597A1 ストリップ線路型素子、印刷配線基板積載部材、回路基板、半導体パッケージ、及びその形成方法审中-公开
标题翻译：印刷线设备，印刷电路板，电路板，半导体封装及其制造方法上的安装成员
公开(公告)号：WO2004023597A1
公开(公告)日：2004-03-18
申请号：PCT/JP2003/011209
申请日：2003-09-02
申请人：日本電気株式会社 , 遠矢弘和 , 増田幸一郎 , 清水秀樹
发明人：遠矢弘和 , 増田幸一郎 , 清水秀樹
IPC分类号： H01P3/08
CPC分类号： H01L23/50 , H01G2/065 , H01L23/66 , H01L2223/665 , H01L2224/48091 , H01L2224/48137 , H01L2224/48227 , H01L2924/01012 , H01L2924/01025 , H01L2924/01079 , H01L2924/15312 , H01L2924/19041 , H01L2924/30107 , H01L2924/3011 , H01P3/085 , H01P3/088 , H05K1/0237 , H05K3/222 , H01L2924/00014
摘要：印刷配線基板や半導体パッケージに設けられた電源分配回路を介して漏洩する電磁波を抑制すると共に、高速ディジタル回路で励起される信号波形の劣化を防止する。　表面に誘電体皮膜２０を有する細長い平板状の弁作用を有する金属１０を備えると共に、誘電体皮膜２０を介して導電性物質の層３０によって弁作用金属を皮膜することにより、その入力端子から見た特性インピーダンスを広帯域に亘って低インピーダンス化することができる。
摘要翻译：从设置在印刷布线基板或半导体封装中的配电电路泄漏的电磁波被抑制，并且由高速数字电路产生的信号的波形劣化。带状线装置包括具有阀作用并且涂覆有电介质膜（20）的细长金属板（10）。导电层（30）形成为覆盖阀作用金属，介电膜（20）插入其间。其输入端子的特性阻抗在宽范围内可能较低。

6. 发明申请

WO2008136461A1 広帯域容量素子审中-公开
标题翻译：宽带容量元素
公开(公告)号：WO2008136461A1
公开(公告)日：2008-11-13
申请号：PCT/JP2008/058199
申请日：2008-04-28
申请人：日本電気株式会社 , 増田幸一郎 , 楠本学 , 原田高志
发明人：増田幸一郎 , 楠本学 , 原田高志
IPC分类号： H01G4/20 , H01G4/12 , H01G4/18
CPC分类号： H01G4/08 , H01G4/20
摘要：課題　低周波数帯域のキャパシタンスを小さくせず、容量性部品の使用周波数の上限を高周波帯域に広げた広帯域容量素子を提供する。解決手段　電極板１０１の上に、組成の異なる誘電体板１１１、１１２が形成され、その上に電極板１０２が形成される。誘電体板１１１、１１２のうち少なくとも一方は、対象周波数帯域において、分極の特異点を有する。例えば、誘電体１１１を炭化珪素ＳｉＣ、誘電体１１２を酸化アルミニウムＡｌ２Ｏ３で形成し、誘電体１１１は、２４６ＭＨｚにおいて分極の特異点を有する。即ち、２４６ＭＨｚを境に誘電率が大きく変化する。
摘要翻译： [问题]提供一种宽带电容元件，其具有在不降低低频带的电容的情况下将电容部分的可用频率的上限增加到高频带的上限。具有不同组成的介电板（111,112）形成在电极板（101）上，在其上形成另一电极板（102）。电介质板（111,112）中的至少一个在物体频带中具有奇点偏振点。例如，电介质板（111）由碳化硅SiC制成，电介质板（112）由氧化铝Al 2 O 3制成。电介质板（111）在246MHz具有奇异点偏振。也就是说，介电常数在246MHz的时刻变化很大。

7. 发明申请

WO2008108350A1 容量素子、プリント配線基板、半導体パッケージ及び半導体回路审中-公开
标题翻译：电容元件，印刷电路板，半导体封装和半导体电路
公开(公告)号：WO2008108350A1
公开(公告)日：2008-09-12
申请号：PCT/JP2008/053808
申请日：2008-03-04
申请人：日本電気株式会社 , 増田幸一郎
发明人：増田幸一郎
IPC分类号： H01G9/04 , H01G9/012 , H01L21/822 , H01L27/04 , H05K1/16
CPC分类号： H01G4/33 , H01G4/01 , H01G4/35 , H01G9/04 , H01G9/15 , H01L2224/48091 , H01L2224/73265 , H01L2924/00011 , H01L2924/01015 , H01L2924/01019 , H01L2924/01047 , H01L2924/10253 , H01L2924/30107 , H01L2924/3011 , H01L2924/3025 , H05K1/0231 , H05K1/186 , H05K2201/10689 , H05K2201/2018 , H01L2924/00014 , H01L2924/00 , H01L2924/01005 , H01L2924/01033
摘要：回路中で発生した高周波なノイズを効果的に低減し得る容量素子を提供する。内部と外部を分離するように閉じて囲みをつくる形状である容量形成部１００を備え、容量形成部１００は電極１１０と対向電極１１１と誘電体層１２０とで構成し、電極１１０の外周部と、内周部にそれぞれ１つ以上の引出端子（外周部引出端子１４０が１つ以上，内周部引出端子１３０が一つ以上）を具備する容量素子１とした。容量素子を基板の内部あるいは基板表面に実装してプリント配線基板を構成する。容量素子１対象半導体回路部に配置して半導体パッケージを構成する。また、容量素子を対象機能回路部３０１に配置して半導体回路を構成する。　
摘要翻译：提供了可以有效地减少在电路中产生的高频噪声的电容元件。电容元件包括具有闭合环形的形状的电容形成单元（100），以将内部部分与外部分离。电容形成单元（100）由电极（110），相对电极（111）和电介质层（120）形成。电容元件（1）包括在电极（110）的外部部分和内部部分（至少一个外周部分拔出端子（140））和至少一个内周部分拉伸（130））。电容元件安装在基板内或基板表面上，以构成印刷电路板。电容元件1被布置在物体半导体电路单元中，以构成半导体封装。此外，电容元件被布置在目标功能电路单元（301）中以构成半导体电路。

8. 发明申请

WO2005013412A1 平行平板線路型素子、回路基板审中-公开
标题翻译：平行平板线型元件和电路基板
公开(公告)号：WO2005013412A1
公开(公告)日：2005-02-10
申请号：PCT/JP2003/009686
申请日：2003-07-30
申请人：日本電気株式会社 , 増田幸一郎 , 遠矢弘和
发明人：増田幸一郎 , 遠矢弘和
IPC分类号： H01P1/203
CPC分类号： H05K1/0233 , H01P1/203 , H01P3/02 , H05K2201/1006
摘要：高速化、高周波数化に適した平行平板線路型素子を提供する。　平板部１１と、平板部１１の一方の面上にこの面の略垂直方向に複数の突起が間隙をおいて立設された突起部１２と、を有する第１の金属部材１と、平板部２１と、平板部２１の一方の面上にこの面の略垂直方向に複数の突起が間隙をおいて立設された突起部２２と、を有する第２の金属部材２と、第１の金属部材１の突起を第２の金属部材２の間隙に、第２の金属部材２の突起を第１の金属部材１の間隙に挿入することで形成した平行平板線路型素子の突起と間隙との間に形成された誘電体皮膜３１と、を有し、第１の金属部材１と第２の金属部材２との間に、誘電体皮膜３１に沿って伝送線路が形成され、この伝送線路は、一端から入力する１００ｋＨｚから１０ＧＨｚの高周波電磁波の透過率が−２０ｄＢ以下となるように形成したことを特徴とする。
摘要翻译：平行平板线型元件，适用于高速，高频运行。平行平板线型元件的特征在于，具有第一金属部件（1），该第一金属部件（1）具有平板部分（11），并且具有突出部分（12），其中多个突起在其一个面所述平板部分（11）在相对于所述面部的大致垂直方向上; 具有平板部分（21）并具有突出部分（22）的第二金属构件（2），其中多个突起在平板部分（21）的一个表面上沿着基本垂直的方向在其间形成有间隙，相对于到脸上以及形成在平行平板状元件的突出部和间隙之间的电介质膜（31），其通过将第一金属部件（1）的突起插入第二金属部件（2）的间隙而形成，并且将突起的第二金属构件（1）的第一金属构件（1）的间隙中。在第一金属构件（1）和第二金属构件（2）之间沿着电介质膜（31）形成传输线。传输线形成为从线路的一端输入的从100kHz到10GHz的范围内的高频电磁波的传输系数等于或小于负20dB。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式