会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 4. 发明专利
    • 具有記憶體加速及用於可現場規劃閘陣列區塊中自動型樣產生之加速的測試器
    • 具有内存加速及用于可现场规划闸数组区块中自动型样产生之加速的测试器
    • TW201433804A
    • 2014-09-01
    • TW102107281
    • 2013-03-01
    • 愛德萬測試股份有限公司ADVANTEST CORPORATION
    • 費迪亞尼 約翰FREDIANI, JOHN奈米克 安卓NIEMIC, ANDREW
    • G01R31/3177G11C29/56
    • G01R31/2834G01R31/31907
    • 本發明呈現一種能夠執行半導體器件之一高速測試的自動化測試設備。該自動化測試設備裝置包含一電腦系統,其包含一測試器處理器,其中該測試器處理器以通訊方式耦接至多個FPGA組件。該等多個FPGA組件中之每一者耦接至一記憶體模組且包含:可操作以接收來自測試器處理器之命令及資料的一上游埠;可操作以與來自多個DUT之一個別DUT通訊之一下游埠;以及多個硬體加速器電路,其中該等加速器電路中之每一者係組配來與該等多個DUT中之一者通訊。該等多個硬體加速器電路中之每一者包含:一型樣產生器電路,其可組配來自動地產生將要寫入至該等多個DUT中之一者的測試型樣資料;以及一比較器電路,其係組配來比較自該等多個DUT中之該一者讀取的資料與寫入至該等多個DUT中之該一者的測試型樣資料。
    • 本发明呈现一种能够运行半导体器件之一高速测试的自动化测试设备。该自动化测试设备设备包含一电脑系统,其包含一测试器处理器,其中该测试器处理器以通信方式耦接至多个FPGA组件。该等多个FPGA组件中之每一者耦接至一内存模块且包含:可操作以接收来自测试器处理器之命令及数据的一上游端口;可操作以与来自多个DUT之一个别DUT通信之一下游端口;以及多个硬件加速器电路,其中该等加速器电路中之每一者系组配来与该等多个DUT中之一者通信。该等多个硬件加速器电路中之每一者包含:一型样产生器电路,其可组配来自动地产生将要写入至该等多个DUT中之一者的测试型样数据;以及一比较器电路,其系组配来比较自该等多个DUT中之该一者读取的数据与写入至该等多个DUT中之该一者的测试型样数据。