专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI525535B 具有可程式設計之例外狀況處理延時之數位處理器以及處理處理器中之例外狀況之方法有权
简体标题：具有可编程之例外状况处理延时之数码处理器以及处理处理器中之例外状况之方法
公开(公告)号：TWI525535B
公开(公告)日：2016-03-11
申请号：TW099123337
申请日：2010-07-15
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：卡索伍德麥可I , CATHERWOOD, MICHAEL I. , 米基大衛 , MICKEY, DAVID
IPC分类号： G06F9/30
CPC分类号： G06F13/24

2. 发明专利

TWI617984B 雙開機區段切換機制有权
简体标题：双开机区段切换机制
公开(公告)号：TWI617984B
公开(公告)日：2018-03-11
申请号：TW103109757
申请日：2014-03-14
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：卡索伍德麥可I , CATHERWOOD, MICHAEL I. , 艾芙布朗特 , IVEY, BRANT , 汪珍達衣格 , WOJEWODA, IGOR , 米基大衛 , MICKEY, DAVID , 凱尼洛普洛洛斯約瑟夫 , KANELLOPOULOS, JOSEPH
IPC分类号： G06F9/445 , G06F9/22
CPC分类号： G06F9/4401 , G06F8/656 , G06F9/441

3. 发明专利

TWI619076B 中央處理單元及用於在其中執行內文切換之方法有权
简体标题：中央处理单元及用于在其中运行内文切换之方法
公开(公告)号：TWI619076B
公开(公告)日：2018-03-21
申请号：TW103108548
申请日：2014-03-12
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：卡索伍德麥可I , CATHERWOOD, MICHAEL I. , 克里斯布萊恩 , KRIS, BRYAN , 米基大衛 , MICKEY, DAVID , 凱尼洛普洛洛斯約瑟夫 , KANELLOPOULOS, JOSEPH
IPC分类号： G06F9/46
CPC分类号： G06F9/30145 , G06F9/3009 , G06F9/3865 , G06F9/462

4. 发明专利

TW201706856A 具有增強指令集之中央處理單元审中-公开
简体标题：具有增强指令集之中央处理单元
公开(公告)号：TW201706856A
公开(公告)日：2017-02-16
申请号：TW105113680
申请日：2016-05-02
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：卡索伍德麥可 , CATHERWOOD, MICHAEL , 米基大衛 , MICKEY, DAVID , 克里斯布萊恩 , KRIS, BRYAN , 維基克朗 , WILKIE, CALUM , 莎赫斯傑森 , SACHS, JASON , 瑞特安德魯斯 , REITER, ANDREAS
IPC分类号： G06F12/14 , G06F13/16 , G06F13/40
CPC分类号： G06F13/1673 , G06F9/30043 , G06F9/3877 , G06F9/3879 , G06F12/14 , G06F13/4068 , G06F2212/1052
摘要：本發明提供一種積體電路，該積體電路具有：一主控處理核心，其具有與一非揮發性記憶體耦合之一中央處理單元；及一從屬處理核心，其獨立於該主控處理核心而操作且具有與揮發性程式記憶體耦合之一中央處理單元，其中該主控中央處理單元經組態以將程式指令傳送至該從屬處理核心之該非揮發性記憶體中，且其中該等程式指令之一傳送係藉由在該主控處理核心之該中央處理單元內執行一專屬指令而執行。
简体摘要：本发明提供一种集成电路，该集成电路具有：一主控处理内核，其具有与一非挥发性内存耦合之一中央处理单元；及一从属处理内核，其独立于该主控处理内核而操作且具有与挥发性进程内存耦合之一中央处理单元，其中该主控中央处理单元经组态以将进程指令发送至该从属处理内核之该非挥发性内存中，且其中该等进程指令之一发送系借由在该主控处理内核之该中央处理单元内运行一专属指令而运行。

5. 发明专利

TW201706829A 具有數位信號處理引擎及增強上下文切換能力之中央處理單元审中-公开
简体标题：具有数码信号处理发动机及增强上下文切换能力之中央处理单元
公开(公告)号：TW201706829A
公开(公告)日：2017-02-16
申请号：TW105113679
申请日：2016-05-02
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：卡索伍德麥可 , CATHERWOOD, MICHAEL , 米基大衛 , MICKEY, DAVID
IPC分类号： G06F9/30
CPC分类号： G06F9/462 , G06F9/4401
摘要：本發明揭示一種積體電路裝置，該積體電路裝置具有：一第一中央處理單元，其包含一數位信號處理(DSP)引擎；及複數個上下文，每一上下文具有一CPU上下文及一DSP上下文，該CPU上下文具有複數個暫存器，其中該DSP上下文具有控制位元及複數個DSP暫存器，其中在該積體電路裝置之一重設之後，所有DSP上下文之該等控制位元連結在一起，使得寫入至一DSP上下文之該等控制位元之資料被寫入至所有其他DSP上下文之各自控制位元，且僅在至另一上下文之一上下文切換及該另一DSP上下文之該等控制位元之至少一者之一修改之後，從該鏈路解離該另一上下文之該等控制位元以形成該DSP上下文之獨立控制位元。
简体摘要：本发明揭示一种集成电路设备，该集成电路设备具有：一第一中央处理单元，其包含一数码信号处理(DSP)发动机；及复数个上下文，每一上下文具有一CPU上下文及一DSP上下文，该CPU上下文具有复数个寄存器，其中该DSP上下文具有控制比特及复数个DSP寄存器，其中在该集成电路设备之一重设之后，所有DSP上下文之该等控制比特链接在一起，使得写入至一DSP上下文之该等控制比特之数据被写入至所有其他DSP上下文之各自控制比特，且仅在至另一上下文之一上下文切换及该另一DSP上下文之该等控制比特之至少一者之一修改之后，从该链路解离该另一上下文之该等控制比特以形成该DSP上下文之独立控制比特。

6. 发明专利

TW201447760A 雙開機區段切換機制审中-公开
简体标题：双开机区段切换机制
公开(公告)号：TW201447760A
公开(公告)日：2014-12-16
申请号：TW103109757
申请日：2014-03-14
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：卡索伍德麥可I , CATHERWOOD, MICHAEL I. , 艾芙布朗特 , IVEY, BRANT , 汪珍達衣格 , WOJEWODA, IGOR , 米基大衛 , MICKEY, DAVID , 凱尼洛普洛洛斯約瑟夫 , KANELLOPOULOS, JOSEPH
IPC分类号： G06F9/445 , G06F9/22
CPC分类号： G06F9/4401 , G06F8/656 , G06F9/441
摘要：本發明揭示一種具有雙開機能力之中央處理單元，其包括一指令記憶體，該指令記憶體進一步包括經組態以個別可程式化之一第一記憶體區域及一第二記憶體區域，其中第一記憶體區域及第二記憶體區域可分別指派至執行指令之一現用記憶體及一非現用記憶體。針對該中央處理單元設定之指令包括允許執行從該一現用記憶體區域至一非現用記憶體區域之一切換之一專用指令，其中藉由在該現用記憶體中執行該專用指令後接著在該現用記憶體中執行一程式流改變指令而實行該切換，於是該非現用記憶體成為新現用記憶體且該現用記憶體成為新非現用記憶體且在該新現用記憶體中繼續執行指令。
简体摘要：本发明揭示一种具有双开机能力之中央处理单元，其包括一指令内存，该指令内存进一步包括经组态以个别可进程化之一第一内存区域及一第二内存区域，其中第一内存区域及第二内存区域可分别指派至运行指令之一现用内存及一非现用内存。针对该中央处理单元设置之指令包括允许运行从该一现用内存区域至一非现用内存区域之一切换之一专用指令，其中借由在该现用内存中运行该专用指令后接着在该现用内存中运行一进程流改变指令而实行该切换，于是该非现用内存成为新现用内存且该现用内存成为新非现用内存且在该新现用内存中继续运行指令。

7. 发明专利

TW201710922A 可組態之郵箱資料緩衝器裝置审中-公开
简体标题：可组态之邮箱数据缓冲器设备
公开(公告)号：TW201710922A
公开(公告)日：2017-03-16
申请号：TW105119229
申请日：2016-06-17
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：卡索伍德麥可 , CATHERWOOD, MICHAEL , 米基大衛 , MICKEY, DAVID , 克里斯布萊恩 , KRIS, BRYAN
IPC分类号： G06F15/167
CPC分类号： G06F13/102 , G06F13/16 , G06F13/20 , G06F13/42 , G06F15/167
摘要：本發明揭示一種單晶片微控制器，其具有一主控核心及至少一從屬核心。該主控核心係由一主控系統時鐘計時，且該從屬核心係由一從屬系統時鐘計時，且其中各核心與複數個周邊器件相關聯以分別形成一主控微控制器及一從屬微控制器。在該主控微控制器與該從屬微控制器之間提供一通信介面，其中該通信介面具有與一流量控制邏輯耦合之複數個可組態的方向資料暫存器；該流量控制邏輯係可組態以將一方向指派至該複數個可組態之資料暫存器之各者。
简体摘要：本发明揭示一种单芯片单片机，其具有一主控内核及至少一从属内核。该主控内核系由一主控系统时钟计时，且该从属内核系由一从属系统时钟计时，且其中各内核与复数个周边器件相关联以分别形成一主控单片机及一从属单片机。在该主控单片机与该从属单片机之间提供一通信界面，其中该通信界面具有与一流量控制逻辑耦合之复数个可组态的方向数据寄存器；该流量控制逻辑系可组态以将一方向指派至该复数个可组态之数据寄存器之各者。

8. 发明专利

TW201502993A 可程式化ＣＰＵ暫存器硬體內文交換機制审中-公开
简体标题：可进程化ＣＰＵ寄存器硬件内文交换机制
公开(公告)号：TW201502993A
公开(公告)日：2015-01-16
申请号：TW103108548
申请日：2014-03-12
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：卡索伍德麥可I , CATHERWOOD, MICHAEL I. , 克里斯布萊恩 , KRIS, BRYAN , 米基大衛 , MICKEY, DAVID , 凱尼洛普洛洛斯約瑟夫 , KANELLOPOULOS, JOSEPH
IPC分类号： G06F9/46
CPC分类号： G06F9/30145 , G06F9/3009 , G06F9/3865 , G06F9/462
摘要：本發明揭示一種中央處理單元(CPU)，該中央處理單元具有一中斷單元，其用於執行中斷指令；複數個內文定義暫存器組，其中每一暫存器組具有相同數目個CPU暫存器；一切換單元，其用於耦合該CPU內之一所選擇暫存器組，其中該切換單元在發生一例外狀況後旋即切換至該複數個內文定義暫存器組中之一預定暫存器組；及一控制暫存器，其經組態以控制由一指令起始之對該複數個內文定義暫存器中之一暫存器組之選擇且進一步可操作以指示一當前所使用內文。
简体摘要：本发明揭示一种中央处理单元(CPU)，该中央处理单元具有一中断单元，其用于运行中断指令；复数个内文定义寄存器组，其中每一寄存器组具有相同数目个CPU寄存器；一切换单元，其用于耦合该CPU内之一所选择寄存器组，其中该切换单元在发生一例外状况后旋即切换至该复数个内文定义寄存器组中之一预定寄存器组；及一控制寄存器，其经组态以控制由一指令起始之对该复数个内文定义寄存器中之一寄存器组之选择且进一步可操作以指示一当前所使用内文。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式