专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 实用新型

TWM317043U 快閃記憶體位址轉換層之快取裝置失效
简体标题：闪存位址转换层之缓存设备
公开(公告)号：TWM317043U
公开(公告)日：2007-08-11
申请号：TW095222905
申请日：2006-12-27
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：吳晉賢 , 郭大維 , 謝享奇 HSIEH, HSIANG CHI
IPC分类号： G06F
CPC分类号： G06F12/0246 , G06F2212/7201 , G06F2212/7203
摘要：一種快閃記憶體位址轉換層之快取裝置，連結於一快閃記憶體與一記憶體讀寫控制器間，該快取裝置包含一指令暫存器、邏輯位址暫存器、資料暫存器、一對輔助控制器、微處理器、位址轉換單元、快閃記憶體位址暫存器、快取機制控制單元、快取指令與資料暫存器，其中，該指令暫存器、邏輯位址暫存器、資料暫存器、一輔助控制器連結快閃記憶體與記憶體讀寫控制器間，作為快閃記憶體資料讀寫之指令、資料與邏輯位址暫存及控制，該微處理器連結輔助控制器、指令暫存器及位址轉換單元，作為位址轉換及快取控制中樞，該位址轉換單元提供實體位址與邏輯位輯轉址資料，該快閃記憶體位址暫存器暫存快閃記憶體讀寫之實體位址資料，該快取機制控制單元連結微處理器，該快取機制控制單元連結快取指令與資料暫存器，以將快取指令及資料送入微處理器，提供微處理器對快閃記憶體資料讀寫時之轉址快取之功能。
简体摘要：一种闪存位址转换层之缓存设备，链接于一闪存与一内存读写控制器间，该缓存设备包含一指令寄存器、逻辑位址寄存器、数据寄存器、一对辅助控制器、微处理器、位址转换单元、闪存位址寄存器、缓存机制控制单元、缓存指令与数据寄存器，其中，该指令寄存器、逻辑位址寄存器、数据寄存器、一辅助控制器链接闪存与内存读写控制器间，作为闪存数据读写之指令、数据与逻辑位址暂存及控制，该微处理器链接辅助控制器、指令寄存器及位址转换单元，作为位址转换及缓存控制中枢，该位址转换单元提供实体位址与逻辑位辑转址数据，该闪存位址寄存器暂存闪存读写之实体位址数据，该缓存机制控制单元链接微处理器，该缓存机制控制单元链接缓存指令与数据寄存器，以将缓存指令及数据送入微处理器，提供微处理器对闪存数据读写时之转址缓存之功能。

2. 发明专利

TW200828328A 快閃記憶體資料存取可靠性提昇方法审中-公开
简体标题：闪存数据存取可靠性提升方法
公开(公告)号：TW200828328A
公开(公告)日：2008-07-01
申请号：TW095149553
申请日：2006-12-28
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：謝仁偉 , 郭大維 , 謝享奇 HSIEH, HSIANG CHI
IPC分类号： G11C
CPC分类号： G06F11/1068 , G11C7/1006 , G11C2029/0411
摘要：一種快閃記憶體資料存取可靠性提昇方法,係於快閃記憶體內規劃若干記憶單元及計數器,每一記憶單元對應計數器,各計數器用來計數各記憶單元之新、舊錯誤更正碼(ECC)比對不一致之次數,並於資料寫入前先行進行隨機編碼,產生一額外資料存入資料區內,並產生一錯誤更正碼寫入快閃記憶體內之保留區中,於資料讀出時,根據資料寫入之記憶單位的部份資料與之額外資料的部份資料隨機選取進行解碼還原原先資料讀出,並產生新的錯誤更正碼而與原先舊的錯誤更正碼比對,並將新、舊錯誤更正碼每一位元內容進行比對,並藉由各記憶單位對應之計數器加以計數比對不一致次數,以經由各計數器內容顯示各對應的記憶單元可被選取使用之可靠狀態,進而提昇快閃記憶體資料存取的可靠性及效率。
简体摘要：一种闪存数据存取可靠性提升方法,系于闪存内规划若干记忆单元及计数器,每一记忆单元对应计数器,各计数器用来计数各记忆单元之新、旧错误更正码(ECC)比对不一致之次数,并于数据写入前先行进行随机编码,产生一额外数据存入数据区内,并产生一错误更正码写入闪存内之保留区中,于数据读出时,根据数据写入之记忆单位的部份数据与之额外数据的部份数据随机选取进行译码还原原先数据读出,并产生新的错误更正码而与原先旧的错误更正码比对,并将新、旧错误更正码每一比特内容进行比对,并借由各记忆单位对应之计数器加以计数比对不一致次数,以经由各计数器内容显示各对应的记忆单元可被选取使用之可靠状态,进而提升闪存数据存取的可靠性及效率。

3. 发明专利

TW200823923A 快閃記憶體位址轉換層之快取方法审中-公开
简体标题：闪存位址转换层之缓存方法
公开(公告)号：TW200823923A
公开(公告)日：2008-06-01
申请号：TW095143300
申请日：2006-11-23
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：吳晉賢 , 郭大維 , 謝享奇 HSIEH, HSIANG CHI
IPC分类号： G11C
CPC分类号： G06F12/0246
摘要：一種快閃記憶體位址轉換層之快取方法,係於快閃記憶體之邏輯記憶位址與實體記憶位址間定義一位址快取轉換層機制,該位址快取轉換層機制內定義至少一搜尋樹,該搜尋樹包含有若干內部轉換節點及外部轉換節點,外部轉換節點對應指向若干鏈結串列,該鏈結串列由若干個轉換單位組成,每一個轉換單位為對應某一區段範圍之邏輯記憶位址與快閃記憶體之實體記憶位址,透過該內部轉換節點及外部轉換節點間之運算轉換,使外部轉換節點得以指向某一鏈結串列之轉換單元,以使快閃記憶體之讀寫邏輯記憶位址與實體記憶位址相為對應而進行快取處理,並藉由轉換單元內之版本標籤判斷該快閃記憶體記憶區塊是否經常被使用,而將很久沒被用的邏輯位址跟對應的快閃記憶體的實體位址所佔據的空間釋放出去。
简体摘要：一种闪存位址转换层之缓存方法,系于闪存之逻辑记忆位址与实体记忆位址间定义一位址缓存转换层机制,该位址缓存转换层机制内定义至少一搜索树,该搜索树包含有若干内部转换节点及外部转换节点,外部转换节点对应指向若干链结串行,该链结串行由若干个转换单位组成,每一个转换单位为对应某一区段范围之逻辑记忆位址与闪存之实体记忆位址,透过该内部转换节点及外部转换节点间之运算转换,使外部转换节点得以指向某一链结串行之转换单元,以使闪存之读写逻辑记忆位址与实体记忆位址相为对应而进行缓存处理,并借由转换单元内之版本标签判断该闪存记忆区块是否经常被使用,而将很久没被用的逻辑位址跟对应的闪存的实体位址所占据的空间释放出去。

4. 发明专利

TWI313871B 快閃記憶體資料存取可靠性提昇方法有权
简体标题：闪存数据存取可靠性提升方法
公开(公告)号：TWI313871B
公开(公告)日：2009-08-21
申请号：TW095149553
申请日：2006-12-28
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：謝仁偉 , 郭大維 , 謝享奇 HSIEH, HSIANG CHI
IPC分类号： G11C
CPC分类号： G06F11/1068 , G11C7/1006 , G11C2029/0411
摘要：一種快閃記憶體資料存取可靠性提昇方法,係於快閃記憶體內規劃若干記憶單元及計數器,每一記憶單元對應計數器,各計數器用來計數各記憶單元之新、舊錯誤更正碼(ECC)比對不一致之次數,並於資料寫入前先行進行隨機編碼,產生一額外資料存入資料區內,並產生一錯誤更正碼寫入快閃記憶體內之保留區中,於資料讀出時,根據資料寫入之記憶單位的部份資料與之額外資料的部份資料隨機選取進行解碼還原原先資料讀出,並產生新的錯誤更正碼而與原先舊的錯誤更正碼比對,並將新、舊錯誤更正碼每一位元內容進行比對,並藉由各記憶單位對應之計數器加以計數比對不一致次數,以經由各計數器內容顯示各對應的記憶單元可被選取使用之可靠狀態,進而提昇快閃記憶體資料存取的可靠性及效率。
简体摘要：一种闪存数据存取可靠性提升方法,系于闪存内规划若干记忆单元及计数器,每一记忆单元对应计数器,各计数器用来计数各记忆单元之新、旧错误更正码(ECC)比对不一致之次数,并于数据写入前先行进行随机编码,产生一额外数据存入数据区内,并产生一错误更正码写入闪存内之保留区中,于数据读出时,根据数据写入之记忆单位的部份数据与之额外数据的部份数据随机选取进行译码还原原先数据读出,并产生新的错误更正码而与原先旧的错误更正码比对,并将新、旧错误更正码每一比特内容进行比对,并借由各记忆单位对应之计数器加以计数比对不一致次数,以经由各计数器内容显示各对应的记忆单元可被选取使用之可靠状态,进而提升闪存数据存取的可靠性及效率。

5. 发明专利

TWI309048B 快閃記憶體位址轉換層之快取方法有权
简体标题：闪存位址转换层之缓存方法
公开(公告)号：TWI309048B
公开(公告)日：2009-04-21
申请号：TW095143300
申请日：2006-11-23
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：吳晉賢 , 郭大維 , 謝享奇 HSIEH, HSIANG CHI
IPC分类号： G11C
CPC分类号： G06F12/0246
摘要：一種快閃記憶體位址轉換層之快取方法,係於快閃記憶體之邏輯記憶位址與實體記憶位址間定義一位址快取轉換層機制,該位址快取轉換層機制內定義至少一搜尋樹,該搜尋樹包含有若干內部轉換節點及外部轉換節點,外部轉換節點對應指向若干鏈結串列,該鏈結串列由若干個轉換單位組成,每一個轉換單位為對應某一區段範圍之邏輯記憶位址與快閃記憶體之實體記憶位址,透過該內部轉換節點及外部轉換節點間之運算轉換,使外部轉換節點得以指向某一鏈結串列之轉換單元,以使快閃記憶體之讀寫邏輯記憶位址與實體記憶位址相為對應而進行快取處理,並藉由轉換單元內之版本標籤判斷該快閃記憶體記憶區塊是否經常被使用,而將很久沒被用的邏輯位址跟對應的快閃記憶體的實體位址所佔據的空間釋放出去。
简体摘要：一种闪存位址转换层之缓存方法,系于闪存之逻辑记忆位址与实体记忆位址间定义一位址缓存转换层机制,该位址缓存转换层机制内定义至少一搜索树,该搜索树包含有若干内部转换节点及外部转换节点,外部转换节点对应指向若干链结串行,该链结串行由若干个转换单位组成,每一个转换单位为对应某一区段范围之逻辑记忆位址与闪存之实体记忆位址,透过该内部转换节点及外部转换节点间之运算转换,使外部转换节点得以指向某一链结串行之转换单元,以使闪存之读写逻辑记忆位址与实体记忆位址相为对应而进行缓存处理,并借由转换单元内之版本标签判断该闪存记忆区块是否经常被使用,而将很久没被用的逻辑位址跟对应的闪存的实体位址所占据的空间释放出去。

6. 发明专利

TW200842591A 可多向性傳輸GPS資料之OTG裝置及其控制方法 OTG DEVICE FOR MULTI-DIRECTIONAL TRANSMITTING GPS DATA AND CONTROLLING METHOD OF SAME 审中-公开
简体标题：可多向性传输GPS数据之OTG设备及其控制方法 OTG DEVICE FOR MULTI-DIRECTIONAL TRANSMITTING GPS DATA AND CONTROLLING METHOD OF SAME
公开(公告)号：TW200842591A
公开(公告)日：2008-11-01
申请号：TW096114074
申请日：2007-04-20
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：謝享奇 HSIEH, HSIANG CHI
IPC分类号： G06F , G01S
CPC分类号： G06F13/387
摘要：本發明提供一種可多向性傳輸GPS資料之OTG裝置及其控制方法,依據其電性連接之其他外部裝置,自動切換成一主要裝置(Master)或從動裝置(Slave),避免與其他外接裝置產生衝突,藉此可使GPS模組之座標資料便於傳輸至其他外接裝置上並加以運用。在其他應用上,本發明之可多向性傳輸GPS資料之OTG裝置及其控制方法亦可與一多媒體裝置結合,使該多媒體裝置不但可具有GPS定位功能,並能多向性傳輸所儲存之GPS資料或影像資料。
简体摘要：本发明提供一种可多向性传输GPS数据之OTG设备及其控制方法,依据其电性连接之其他外部设备,自动切换成一主要设备(Master)或从动设备(Slave),避免与其他外置设备产生冲突,借此可使GPS模块之座标数据便于传输至其他外置设备上并加以运用。在其他应用上,本发明之可多向性传输GPS数据之OTG设备及其控制方法亦可与一多媒体设备结合,使该多媒体设备不但可具有GPS定位功能,并能多向性传输所存储之GPS数据或影像数据。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式