专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015001736A フォトレジスト現像用組成物及びこれを用いたフォトレジストの現像方法审中-公开
标题翻译：用于光电子发展的组合物和使用它的发光光电子发明方法
公开(公告)号：JP2015001736A
公开(公告)日：2015-01-05
申请号：JP2014026104
申请日：2014-02-14
申请人：サムソンエレクトロ−メカニックスカンパニーリミテッド. , Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.
发明人： LEE CHANG BO , RYU CHANG SUP , HONG DAE-JOO , NAM HYO SEUNG
IPC分类号： G03F7/32 , G03F7/40
CPC分类号： G03F7/32 , G03F7/038 , G03F7/40
摘要：【課題】現像深さの調節及び平坦な現像表面の確保が可能であり、これによって3次元パッケージング技術に必ず要求される精密なフォトレジスト段差の確保が可能であるフォトレジスト現像用組成物及びこれを用いたフォトレジストの現像方法を提供する。【解決手段】本発明のフォトレジスト現像用組成物は、1価陽イオン成分を持つ塩を含む第1溶液及び2価陽イオン成分を持つ塩を含む第2溶液を含むものである。【選択図】なし
摘要翻译：要解决的问题：提供一种用于光致抗蚀剂显影的组合物以及使用该组合物显影光致抗蚀剂的方法，其可以调节显影深度并确保平坦的显影表面，从而确保三维包装技术必需的精确的光致抗蚀剂。解决方案：用于光致抗蚀剂显影的组合物包括：包含含有一价阳离子组分的盐的第一溶液; 和包含含有二价阳离子成分的盐的第二溶液。

2. 发明专利

JP2015043407A 印刷回路基板及びその製造方法审中-公开
标题翻译：印刷电路板及其制造方法
公开(公告)号：JP2015043407A
公开(公告)日：2015-03-05
申请号：JP2014025088
申请日：2014-02-13
申请人：サムソンエレクトロ−メカニックスカンパニーリミテッド. , Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.
发明人： LEE CHANG BO , HONG MYEONG HO , HONG DAE JO , LIM YOUNG KYU
IPC分类号： H05K3/28 , H01L23/12
CPC分类号： H05K3/3452 , H05K2201/099 , H05K2203/0574
摘要：【課題】多層のソルダレジスト構造において、ソルダレジストの厚さが薄い領域と厚い領域のソルダレジストの物性を異ならせることによって、厚さが薄いソルダレジスト領域の信頼度を高めた印刷回路基板及びその製造方法を提供する。【解決手段】印刷回路基板のベースを成す基板701と、基板701上に所定のパターンで形成される回路パターン702と、回路パターン702が形成された基板701上の第1の特定領域に形成される第1のソルダレジスト707aと、回路パターン702が形成された基板701上の第2の特定領域に第1のソルダレジスト703aと段差を有して形成され、第1のソルダレジスト703aと異なる物性の第2のソルダレジスト703bとを含む。【選択図】図3g
摘要翻译：要解决的问题：提供印刷电路板和制造印刷电路板的方法，其中通过区分多层焊料中的薄阻焊剂区域的特性和厚的阻焊剂区域来提高薄阻焊剂区域的可靠性抗蚀剂结构。解决方案：印刷电路板包括：形成印刷电路板的基底的基板701; 在基板701上形成为预定图案的电路图案702; 形成在形成有电路图案702的基板701上的第一特定区域中的第一阻焊剂703a; 以及第二阻焊层703b，其形成在形成电路图案702的基板701上的第二特定区域中，并且从第一阻焊剂703a层叠，并且与第一阻焊剂703a的特性不同。

3. 发明专利

JP2014131034A Package substrate and method for manufacturing the same, and package-on-package substrate 审中-公开
标题翻译：封装基板及其制造方法以及封装基板
公开(公告)号：JP2014131034A
公开(公告)日：2014-07-10
申请号：JP2013259969
申请日：2013-12-17
申请人： Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.Samsung Electro−Mechanics Co., Ltd.
发明人： LEE CHANG BO , CHOI CHEOL HO , YU CHANG SEOP
IPC分类号： H05K3/46 , H01L23/12 , H05K3/28
CPC分类号： H01L23/49816 , H01L23/49822 , H01L23/49838 , H01L23/49894 , H01L25/105 , H01L2224/16225 , H01L2225/1023 , H01L2225/1058 , H01L2924/15321
摘要： PROBLEM TO BE SOLVED: To provide a package substrate and a method for manufacturing the package substrate, in which a post is formed on a build-up insulating layer without performing plating on a solder resist layer when forming the post of a package substrate.SOLUTION: A package substrate 100 includes: an inner insulating layer 10; a circuit pattern layer 20 formed on the inner insulating layer 10; an outline insulating layer 30 formed on the inner insulating layer 10 to protect the circuit pattern layer 20 and to expose each portions of external and internal patterns 21, 23 of the circuit pattern layer 20; a mixed pattern layer 50 which comprises post bumps 53 formed on the portion of the internal pattern 23 exposed by the outline insulating layer 30, and outermost layer patterns 51 formed on the portion of the external pattern 21 exposed by the outline insulating layer 30; and a resist layer 60 formed on the outline insulating layer 30 to protect the outermost layer patterns 51 of the mixed pattern layer 50 and to expose the outermost layer patterns 51 by an open region.
摘要翻译：要解决的问题：提供一种封装基板和制造封装基板的方法，其中在形成封装基板的柱时，在积层绝缘层上形成柱而不在阻焊层上进行电镀。封装基板100包括：内绝缘层10; 形成在内绝缘层10上的电路图案层20; 形成在内绝缘层10上以保护电路图案层20并暴露电路图案层20的外部和内部图案21,23的各个部分的轮廓绝缘层30; 混合图案层50，其包括形成在由轮廓绝缘层30暴露的内部图案23的部分上的柱状凸起53，以及形成在由轮廓绝缘层30暴露的外部图案21的部分上的最外层图案51; 以及形成在轮廓绝缘层30上的抗蚀剂层60，以保护混合图案层50的最外层图案51，并使开口区域露出最外层图案51。

4. 发明专利

JP2014045195A Method for forming solder resist and substrate for package 审中-公开
标题翻译：用于形成焊接电阻的方法和用于封装的基板
公开(公告)号：JP2014045195A
公开(公告)日：2014-03-13
申请号：JP2013174246
申请日：2013-08-26
申请人： Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.Samsung Electro−Mechanics Co., Ltd.
发明人： LEE CHANG BO , YU CHANG SEOP , PARK HYO BIN , CHOI CHEOL HO
IPC分类号： H05K3/28 , H01L23/12
CPC分类号： H05K1/0296 , H01L21/4846 , H01L23/498 , H01L24/16 , H01L2224/16225 , H01L2924/12042 , H05K3/0023 , H05K3/3452 , H05K2203/058 , H05K2203/0597 , H05K2203/1173 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a method for forming a solder resist and a substrate for a package, capable of differentiating a surface roughness of an inner chip mounting region from a surface roughness of an outer upper package mounting region.SOLUTION: A method for forming a solder resist includes the steps of: forming a plugged SR region 30a by performing a laser ablation process on a first solder resist inner region 30'; changing a surface roughness by performing a desmear process on a surface of the first solder resist inner region 30' where the plugged SR region 30a is formed; and forming a second solder resist SMD region 30'' by coating, exposing and developing a solder resist 30 on a substrate 10 after the desmear process, curing the coated solder resist region covering an edge of a POP pad 21, and removing the remaining solder reset region coated on an inner region of the POP pad 21 and the first solder resist inner region 30'.
摘要翻译：要解决的问题：提供一种形成用于封装的阻焊剂和基板的方法，其能够将内部芯片安装区域的表面粗糙度与外部上部封装安装区域的表面粗糙度区分开。解决方案：形成阻焊剂包括以下步骤：通过在第一阻焊剂内部区域30'上执行激光烧蚀处理来形成封闭的SR区域30a; 通过在形成有堵塞的SR区域30a的第一阻焊剂内部区域30'的表面上进行去粘合处理来改变表面粗糙度; 以及通过在去污处理之后在衬底10上涂覆，曝光和显影阻焊层30，形成第二阻焊层SMD区域30“，固化覆盖POP焊盘21的边缘的涂覆阻焊区域，以及去除剩余的焊料复位区域涂覆在POP垫21的内部区域和第一阻焊剂内部区域30'上。

5. 发明专利

JP2013142199A Etching solution and method for producing printed wiring board using the same 有权
标题翻译：蚀刻方法和使用它的印刷线路板的制造方法
公开(公告)号：JP2013142199A
公开(公告)日：2013-07-22
申请号：JP2012114984
申请日：2012-05-18
申请人： Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド. , Samyoung Pure Chemicals Co Ltd , サムヨンピュアーケミカルスカンパニーリミテッド , Mitsubishi Gas Chemical Co Inc , 三菱瓦斯化学株式会社
发明人： HONG DAE JO , LEE CHANG BO , CHOI CHEOL HO , RYU CHANG SUP , HONG SUNG PYO , JEON JONG HOON , HOSOMI AKIYOSHI , TAKAMIYA HIROSHI
IPC分类号： C23F1/18 , H01L21/306 , H05K3/38
CPC分类号： C09K13/06 , H05K3/067 , H05K3/383
摘要： PROBLEM TO BE SOLVED: To provide an etching solution which can obtain high adhesion between copper and an insulating material by forming porous surface unevenness and a micro anchor in a low copper etching amount, and to provide a method for producing a printed wiring board using the etching solution.SOLUTION: The etching solution is composed of: hydrogen peroxide; sulfuric acid; chlorine ions; benzotriazoles; and pyrazoles. In the method for producing a printed wiring board, the surface of metal wiring is treated with an alkali solution in a printed wiring board, and the metal surface is subjected to roughening treatment using the etching solution and is thereafter subjected to rust prevention treatment.
摘要翻译：要解决的问题：提供一种蚀刻溶液，其通过以低铜蚀刻量形成多孔表面不均匀性和微型锚点，可以获得铜和绝缘材料之间的高附着性，并提供一种使用该方法制造印刷线路板的方法蚀刻溶液。溶液：蚀刻溶液由过氧化氢组成; 硫酸; 氯离子; 苯并三唑; 和吡唑。在制造印刷电路板的方法中，金属布线的表面用印刷电路板中的碱溶液处理，并且使用蚀刻溶液对金属表面进行粗糙化处理，然后进行防锈处理。

6. 发明专利

JP2014036224A Flat dam and chip packaging method using the same 审中-公开
标题翻译：平板和芯片包装方法
公开(公告)号：JP2014036224A
公开(公告)日：2014-02-24
申请号：JP2013086160
申请日：2013-04-16
申请人： Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.
发明人： LEE CHANG BO , RYU CHANG SUP , KO YOUNG GWAN , CHOI CHOL-HO
IPC分类号： H05K3/28 , H01L21/60 , H01L23/12 , H01L23/29 , H01L23/31
CPC分类号： H01L24/03 , H01L21/4846 , H01L21/563 , H01L23/24 , H01L23/49816 , H01L23/49894 , H01L24/05 , H01L24/16 , H01L24/32 , H01L24/81 , H01L24/83 , H01L2224/0401 , H01L2224/131 , H01L2224/16237 , H01L2224/16238 , H01L2224/26175 , H01L2224/32225 , H01L2224/73204 , H01L2224/81192 , H01L2224/83104 , H01L2224/83855 , H01L2924/10253 , H01L2924/00 , H01L2924/00014 , H01L2924/014
摘要： PROBLEM TO BE SOLVED: To provide a flat dam and a chip packaging method using the same which are capable of easily preventing the overflow of an underfill and improving the warpage resistance in a chip package.SOLUTION: A flat dam 140 is formed in a package region of an insulation layer provided on a board 100 to limit movement of an underfill 210.
摘要翻译：要解决的问题：提供一种能够容易地防止底部填充物溢出并提高芯片封装中的翘曲阻力的扁平坝和芯片封装方法。解决方案：平坦坝140形成在封装设置在板100上以限制底部填充物210的移动的绝缘层的区域。

7. 发明专利

JP2014033169A Manufacturing method of printed circuit board 审中-公开
标题翻译：印刷电路板的制造方法
公开(公告)号：JP2014033169A
公开(公告)日：2014-02-20
申请号：JP2012206324
申请日：2012-09-19
申请人： Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.
发明人： LEE CHANG BO , KIM DOHWAN , CHOI CHOL-HO , RYU CHANG SUP
IPC分类号： H05K3/28 , H05K3/24 , H05K3/34
CPC分类号： H05K3/18 , H01L23/13 , H01L2924/0002 , H05K3/0073 , H05K3/243 , H05K3/28 , H05K3/282 , H05K3/3452 , H05K2201/09845 , H05K2201/099 , H05K2203/107 , H05K2203/1476 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a printed circuit board for a PoP (Package on Package) on which a semiconductor element is easily mounted.SOLUTION: A manufacturing method of a printed circuit board comprises: a step of forming a step opening at a first surface processing area side where a circuit layer 120 of a first surface processing area is exposed by applying an exposure and development step to a first opening of the first surface processing area side; a step of forming a first surface processing layer 150 on the exposed circuit layer 120 of the first surface processing area; a step of forming a second opening 134 at a second surface processing area side by applying laser processing to a first opening 132 at a second surface processing area side to expose a circuit layer 120 of the second surface processing area; and a step of forming a second surface processing layer 160 on the exposed circuit layer 120 of the second surface processing area. A solder resist layer 130 is formed in a stepped shape corresponding to the step opening at the first surface processing area side.
摘要翻译：要解决的问题：提供一种用于容易安装半导体元件的PoP（封装封装）印刷电路板。解决方案：印刷电路板的制造方法包括：在第一个步骤中形成台阶开口的步骤通过对第一表面处理区域侧的第一开口施加曝光和显影步骤来暴露第一表面处理区域的电路层120的表面处理区域侧; 在第一表面处理区域的暴露电路层120上形成第一表面处理层150的步骤; 通过对第二表面处理区域侧的第一开口132进行激光加工，在第二表面处理区域侧形成第二开口部134的工序，露出第二表面处理区域的电路层120; 以及在第二表面处理区域的暴露电路层120上形成第二表面处理层160的步骤。阻焊层130形成为与第一表面处理区域侧的台阶开口相对应的阶梯形状。

8. 发明专利

JP2014010451A Exposure equipment and exposure method 审中-公开
标题翻译：曝光设备和曝光方法
公开(公告)号：JP2014010451A
公开(公告)日：2014-01-20
申请号：JP2013125992
申请日：2013-06-14
申请人： Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.
发明人： LEE CHANG BO , CHOI CHEOL HO , RYU CHANG SUP
IPC分类号： G03F9/00 , G01B11/00 , H01L21/027
摘要： PROBLEM TO BE SOLVED: To provide exposure equipment and an exposure method capable of high reliability arrangement between a substrate and a mask.SOLUTION: The exposure equipment comprises: an input part 110 of acquiring image data to the arrangement mark of a substrate; a design data storage part 150 stored with design data to the exposure position of the substrate; a coordinate data generation part 120 of generating coordinate data equivalent to the position of the arrangement mark using the image data acquired by the input part 110; a virtual division part 130 of forming the virtual region of the substrate using the coordinate data of the coordinate data generation part 120 and dividing the virtual region with a diagonal line to form respective divided virtual regions; a linear correction part 140 of performing linear correction to the virtual regions respectively divided by the virtual division part to generate linear data; an exposure data generation part 160 of generating exposure data as exposure position change value using the linear data of the linear correction part 140 and the design part of the storage part 150; and an exposure part 170 of performing exposure using the design data and the exposure data.
摘要翻译：要解决的问题：提供能够在基板和掩模之间具有高可靠性布置的曝光设备和曝光方法。解决方案：曝光设备包括：将图像数据采集到基板的布置标记的输入部分110; 将设计数据存储到基板的曝光位置的设计数据存储部分150; 使用由输入部110获取的图像数据生成与布置标记的位置相当的坐标数据的坐标数据生成部120; 使用坐标数据生成部120的坐标数据形成基板的虚拟区域并用对角线分割虚拟区域的虚拟分割部130，形成分割的虚拟区域; 对由虚拟分割部分分割的虚拟区域进行线性校正的线性校正部140，生成线性数据; 使用线性校正部140的线性数据和存储部150的设计部分，生成曝光数据作为曝光位置变化值的曝光数据生成部160; 以及使用设计数据和曝光数据进行曝光的曝光部170。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式