专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP2193896A1 Vorrichtung zum Ablängen eines Bündels von Holzstücken und entsprechendes Verfahren 审中-公开
标题翻译： Vorrichtung zumAblängeneinesBündelsvonHolzstückenund entsprechendes Verfahren
公开(公告)号：EP2193896A1
公开(公告)日：2010-06-09
申请号：EP08169122.2
申请日：2008-11-14
申请人： MLW GbR Roman Mayr und Partner
发明人： Die Erfindernennung liegt noch nicht vor
IPC分类号： B27B31/04 , B27B17/00
CPC分类号： B27B17/0058 , B27B31/04
摘要： Die vorliegende Erfindung stellt sich die Aufgabe eine verbesserte Ahbängvorrichtung bereitzustellen. Insbesondere soll die Vorrichtung robust ausgestaltet sein und einen effizienten und sicheren Abhängvorgang ermöglichen. Die vorliegende Erfindung löst diese Aufgabe durch eine Vorrichtung zum Abhängen eines Bündels von länglichen Holzstücken zu Stückholz, wobei die Vorrichtung umfasst:
- eine Sägeeinrichtung (10) mit mindestens einem Sägeblatt (11), das in einer Sägeebene verschwenkbar gelagert ist,
- eine Halteeinrichtung (20) zur Aufnahme des Bündels (30), wobei die Halteeinrichtung (20) ein Drehgelenk (26) mit einer Drehachse umfasst, mit dem sich das in der Halteeinrichtung (20) aufgenommene Bündel in der Horizontalebene um ca. 180 Grad gegenüber der Sägeeinrichtung (10) aus einer ersten Sägeposition in eine zweite Sägeposition drehen lässt.
摘要翻译：该装置具有带有锯片（11）的锯切单元，该锯片以旋转的方式安装在锯切平面中。提供用于保持束的保持单元。保持装置包括具有旋转轴线的旋转接头（26）。容纳在保持装置中的束通过旋转接头从锯切位置旋转到水平面中与锯切单元相对大约180度的另一个锯切位置。包括用于切割一束纵向木片的方法的独立权利要求。

2. 发明申请

US20090016130A1 MEMORY DEVICE AND METHOD OF TESTING A MEMORY DEVICE 审中-公开
标题翻译：存储器件和测试存储器件的方法
公开(公告)号：US20090016130A1
公开(公告)日：2009-01-15
申请号：US11777189
申请日：2007-07-12
申请人： MANFRED MENKE , Roman Mayr , Paul Wallner
发明人： MANFRED MENKE , Roman Mayr , Paul Wallner
IPC分类号： G11C29/00
CPC分类号： G11C29/56 , G11C29/1201 , G11C29/32 , G11C2029/5602
摘要： In a method of testing a memory device, an output path of the memory device and an input path of the memory device are coupled to each other. A signal is transmitted, controlled by a test pattern, via the output path of the memory device. The signal is received via the input path of the memory device and evaluated.
摘要翻译：在测试存储器件的方法中，存储器件的输出路径和存储器件的输入路径彼此耦合。信号由测试图形经由存储器件的输出路径传输。信号通过存储器件的输入路径接收并进行评估。

3. 发明授权

US06677745B2 Test apparatus for parallel testing a number of electronic components and a method for calibrating the test apparatus 失效
标题翻译：用于并行测试多个电子部件的测试装置和用于校准测试装置的方法
公开(公告)号：US06677745B2
公开(公告)日：2004-01-13
申请号：US10134132
申请日：2002-04-29
申请人： Roman Mayr , Andreas Schellinger
发明人： Roman Mayr , Andreas Schellinger
IPC分类号： G01R104
CPC分类号： G01R31/3191
摘要： A method for calibrating a test apparatus for parallel testing of a number of semiconductor memories, to a time-critical parameter, in which the components are positioned in batches at predetermined test positions and the parameter is measured. The various test positions give different measurement results since they are not identical. These different measurement results are compensated for by the following steps: The invention provides for a position-specific mean value MPS to be formed from batch parameter measurements at each test position, for a position-independent mean value MPU to be formed for the batch parameter measurements at all the test positions, and for a corrected mean value to be obtained for each test position by adding a correction value &dgr;, which is determined from the difference between the position-specific mean value MPS and the position-independent mean value MPU, to the position-specific mean value MPS.
摘要翻译：一种用于校准用于多个半导体存储器的并行测试的测试装置的方法，以及时间关键参数，其中组件在预定的测试位置分批定位并且测量参数。各种测试位置给出不同的测量结果，因为它们不相同。这些不同的测量结果通过以下步骤进行补偿：本发明提供了通过在每个测试位置处的批次参数测量形成的位置特定平均值MPS，针对要为批次参数形成的位置无关平均值MPU 在所有测试位置进行测量，并且对于通过添加根据位置特定平均值MPS和位置无关平均值MPU之间的差确定的校正值Δ来为每个测试位置获得的校正平均值，到位置特异性平均值MPS。

4. 发明申请

US20080059102A1 METHOD AND DEVICE FOR VERIFYING OUTPUT SIGNALS OF AN INTEGRATED CIRCUIT 有权
标题翻译：用于验证集成电路的输出信号的方法和装置
公开(公告)号：US20080059102A1
公开(公告)日：2008-03-06
申请号：US11469365
申请日：2006-08-31
申请人： Gerd Frankowsky , Roman Mayr
发明人： Gerd Frankowsky , Roman Mayr
IPC分类号： G06F19/00
CPC分类号： G11C29/38 , G01R31/31937 , G11C29/022 , G11C29/50 , G11C29/50012 , G11C2029/5002
摘要： A system and method for testing an integrated circuit is provided. In one embodiment, a method includes comparing the signal level of the output signal of the integrated circuit to the signal level of a reference signal, wherein a comparison signal is output, which has a first or a second value depending on whether the actual signal level of the output signal is above or below the actual signal level of the reference signal; determining the value of the comparison signal at a certain time; evaluating the value of the comparison signal determined at the time by way of a default; and outputting an error signal if the determined value of the comparison signal does not correspond to the default.
摘要翻译：提供了一种用于测试集成电路的系统和方法。在一个实施例中，一种方法包括将集成电路的输出信号的信号电平与参考信号的信号电平进行比较，其中输出比较信号，其具有取决于实际信号电平的第一或第二值的输出信号高于或低于参考信号的实际信号电平; 在一定时间确定比较信号的值; 通过默认方式评估当时确定的比较信号的值; 如果比较信号的确定值不对应于默认值，则输出错误信号。

5. 发明申请

US20070101223A1 Electronic test apparatus and method for testing at least one circuit unit 审中-公开
标题翻译：用于测试至少一个电路单元的电子测试装置和方法
公开(公告)号：US20070101223A1
公开(公告)日：2007-05-03
申请号：US11586370
申请日：2006-10-25
申请人： Christian Chetreanu , Stefan Gollmer , Amir Leber , Roman Mayr
发明人： Christian Chetreanu , Stefan Gollmer , Amir Leber , Roman Mayr
IPC分类号： G01R31/28
CPC分类号： G01R31/31928 , G01R31/31922 , G01R31/31937 , G11C29/48 , G11C29/56 , G11C29/56012 , G11C2029/5602
摘要： An electronic test apparatus for testing at least one circuit unit comprises a clock signal generator for generating a clock signal, a driver device comprising a plurality of driver subunits each generating a phase-shifted driver signal in response to said clock signal, a processing device for processing the phase-shifted driver signals and for comparing actual data being output by at least one circuit unit with desired data generated in the processing device, a connecting device for connecting the processing device to the at least one circuit unit and for transmitting the phase-shifted driver signals, the desired data, and the actual data between the processing device and the at least one circuit unit, and a combinational logic device for combining the phase-shifted driver signals to form a clock combination signal.
摘要翻译：一种用于测试至少一个电路单元的电子测试装置包括用于产生时钟信号的时钟信号发生器，包括响应于所述时钟信号产生相移驱动器信号的多个驱动器子单元的驱动器装置，用于处理相移的驱动器信号，并将由至少一个电路单元输出的实际数据与在处理装置中生成的期望数据进行比较;连接装置，用于将处理装置连接到至少一个电路单元，移位的驱动器信号，期望数据以及处理装置与至少一个电路单元之间的实际数据，以及用于组合相移驱动器信号以形成时钟组合信号的组合逻辑装置。

6. 发明申请

US20090039910A1 TEST APPARATUS FOR SEMICONDUCTOR MODULES 审中-公开
标题翻译：半导体模块测试装置
公开(公告)号：US20090039910A1
公开(公告)日：2009-02-12
申请号：US12174302
申请日：2008-07-16
申请人： Gerd Frankowsky , Roman Mayr
发明人： Gerd Frankowsky , Roman Mayr
IPC分类号： G01R1/073
CPC分类号： G01R31/2893 , G01R31/2889
摘要： A test apparatus for semiconductor modules. One embodiment provides a test system. The test system includes a handler configured to receive at least one semiconductor module. The test system is equipped with a plurality of different pin cards. The handler has at least two independent groups of test receptacles.
摘要翻译：一种用于半导体模块的测试装置。一个实施例提供一种测试系统。测试系统包括配置成接收至少一个半导体模块的处理器。测试系统配备有多个不同的针卡。处理器至少有两组独立的测试插座。

7. 发明授权

US07409308B2 Method and device for verifying output signals of an integrated circuit 有权
标题翻译：用于验证集成电路的输出信号的方法和装置
公开(公告)号：US07409308B2
公开(公告)日：2008-08-05
申请号：US11469365
申请日：2006-08-31
申请人： Gerd Frankowsky , Roman Mayr
发明人： Gerd Frankowsky , Roman Mayr
IPC分类号： G06F19/00
CPC分类号： G11C29/38 , G01R31/31937 , G11C29/022 , G11C29/50 , G11C29/50012 , G11C2029/5002
摘要： A system and method for testing an integrated circuit is provided. In one embodiment, a method includes comparing the signal level of the output signal of the integrated circuit to the signal level of a reference signal, wherein a comparison signal is output, which has a first or a second value depending on whether the actual signal level of the output signal is above or below the actual signal level of the reference signal; determining the value of the comparison signal at a certain time; evaluating the value of the comparison signal determined at the time by way of a default; and outputting an error signal if the determined value of the comparison signal does not correspond to the default.
摘要翻译：提供了一种用于测试集成电路的系统和方法。在一个实施例中，一种方法包括将集成电路的输出信号的信号电平与参考信号的信号电平进行比较，其中输出比较信号，其具有取决于实际信号电平的第一或第二值的输出信号高于或低于参考信号的实际信号电平; 在一定时间确定比较信号的值; 通过默认方式评估当时确定的比较信号的值; 如果比较信号的确定值不对应于默认值，则输出错误信号。

8. 发明申请

US20050058077A1 Fast-path implementation for an uplink double tagging engine 审中-公开
标题翻译：上行链路双标记引擎的快速路径实现
公开(公告)号：US20050058077A1
公开(公告)日：2005-03-17
申请号：US10878677
申请日：2004-06-29
申请人： Roman Mayr
发明人： Roman Mayr
IPC分类号： G01R31/3167 , G01R31/317 , G01R31/319 , G11C29/00 , G11C29/50 , H04L1/00
CPC分类号： G01R31/31709 , G01R31/3167 , G01R31/31907 , G11C11/401 , G11C29/006 , G11C29/50 , G11C29/50012
摘要： A semi-conductor component test procedure, as well as a system for testing semi-conductor components. The invention relates to a semi-conductor component test procedure, as well as a system for testing semi-conductor components (3a, 3b, 3c, 3d), by means of a first and a second test apparatus (6a, 6b), whereby the first test apparatus (6a) is arranged and installed such that a time-discrete semi-conductor component test is performed by it on a particular semi-conductor component (3a), and whereby the second test apparatus (6a) is arranged and installed such that a separate, time-continuous semi-conductor component test is performed by it on the same semi-conductor component (3a).
摘要翻译：半导体部件测试程序，以及半导体部件测试系统。本发明涉及半导体部件测试程序，以及通过第一和第二测试装置（6a，6b）测试半导体部件（3a，3b，3c，3d）的系统，由此第一测试装置（6a）被布置和安装成使得通过其在特定的半导体部件（3a）上执行时间离散的半导体部件测试，并且由此第二测试装置（6a）被布置和安装使得通过它在相同的半导体部件（3a）上进行单独的，时间连续的半导体部件测试。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式