专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07939851B2 Electronic device with an amplifier output stage and an over-current detection means 有权
标题翻译：具有放大器输出级和过流检测装置的电子装置
公开(公告)号：US07939851B2
公开(公告)日：2011-05-10
申请号：US12067970
申请日：2006-09-19
申请人： Paulus Petrus Franciscus Maria Bruin , Mike Hendrikus Splithof
发明人： Paulus Petrus Franciscus Maria Bruin , Mike Hendrikus Splithof
IPC分类号： H01L29/66
CPC分类号： H03F1/523 , H03F3/301 , H03F2200/462 , H03F2200/481 , H03F2200/69 , H03F2203/30078 , H03F2203/30111
摘要： An electronic device with an amplifier output stage (OS) and an over-current detection means (OCDM) for detecting an output over-current (IHS, ILS) of the output stage (OS) is provided. The over-current detection means (OCDM) comprises a level detection means (LDM) for detecting a level of the output current (IO) exceeding a first level of the output current (IDET), and a timing detection means (TDM) for detecting a duration during which the output current (IO) exceeds the first current level (IDET) being a maximum current level.
摘要翻译：提供具有用于检测输出级（OS）的输出过流（IHS，ILS）的放大器输出级（OS）和过电流检测装置（OCDM）的电子装置。过流检测装置（OCDM）包括用于检测超过输出电流（IDET）的第一电平的输出电流（IO）的电平的电平检测装置（LDM），以及用于检测其中输出电流（IO）超过作为最大电流电平的第一电流电平（IDET）的持续时间。

2. 发明申请

US20080211483A1 Electronic Device with an Amplifier Output Stage and an Over-Current Detection Means 有权
标题翻译：具有放大器输出级和过流检测装置的电子装置
公开(公告)号：US20080211483A1
公开(公告)日：2008-09-04
申请号：US12067970
申请日：2006-09-19
申请人： Paulus Petrus Franciscus Maria Bruin , Mike Hendrikus Splithof
发明人： Paulus Petrus Franciscus Maria Bruin , Mike Hendrikus Splithof
IPC分类号： G01R17/16 , G01R19/00
CPC分类号： H03F1/523 , H03F3/301 , H03F2200/462 , H03F2200/481 , H03F2200/69 , H03F2203/30078 , H03F2203/30111
摘要： An electronic device with an amplifier output stage (OS) and an over-current detection means (OCDM) for detecting an output over-current (IHS, ILS) of the output stage (OS) is provided. The over-current detection means (OCDM) comprises a level detection means (LDM) for detecting a level of the output current (10) exceeding a first level of the output current (IDET), and a timing detection means (TDM) for detecting a duration during which the output current (10) exceeds the first current level (IDET) being a maximum current level.
摘要翻译：提供具有用于检测输出级（OS）的输出过流（IHS，ILS）的放大器输出级（OS）和过电流检测装置（OCDM）的电子装置。过电流检测装置（OCDM）包括用于检测超过输出电流（IDET）的第一电平的输出电流（10）的电平的电平检测装置（LDM）和用于检测的电流检测装置输出电流（10）超过作为最大电流电平的第一电流电平（IDET）的持续时间。

3. 发明授权

US07471137B2 Frequency-independent voltage divider 有权
标题翻译：频率独立分压器
公开(公告)号：US07471137B2
公开(公告)日：2008-12-30
申请号：US10531603
申请日：2003-09-19
申请人： Paulus Petrus Franciscus Maria Bruin , Arnoldus Johannes Maria Emmerik
发明人： Paulus Petrus Franciscus Maria Bruin , Arnoldus Johannes Maria Emmerik
IPC分类号： G11C5/13
CPC分类号： H03H7/24 , H01L23/5225 , H01L23/5228 , H01L27/0802 , H01L27/0805 , H01L2924/0002 , H01L2924/00
摘要： The present invention relates to a frequency-independent voltage divider in which a compensation structure (10) for compensating a distributed parasitic capacitance of a resistor arrangement (20) is arranged between the resistor arrangement (20) and a substrate (50). Thereby, the compensation structure (10) shields the resistor arrangement (20) partly from the substrate (50), and thus shields the parasitic capacitance. This allows for an improved compensation.
摘要翻译：本发明涉及一种频率无关的分压器，其中用于补偿电阻器装置（20）的分布式寄生电容的补偿结构（10）布置在电阻器装置（20）和衬底（50）之间。因此，补偿结构（10）部分地从基板（50）屏蔽电阻器装置（20），从而屏蔽寄生电容。这允许改进的补偿。

4. 发明申请

US20080266156A1 Digital-to-Analog Converter of the Finite Impulse Response Type 有权
标题翻译：数字到模拟转换器的有限脉冲响应类型
公开(公告)号：US20080266156A1
公开(公告)日：2008-10-30
申请号：US12065625
申请日：2006-08-23
申请人： Paulus Petrus Franciscus Maria Bruin
发明人： Paulus Petrus Franciscus Maria Bruin
IPC分类号： H03M3/02 , H03H17/02
CPC分类号： H03M3/504
摘要： In a signal processing arrangement, a digital-to-analog converter (DAC1) of the finite impulse response type converts a serial bitstream (BSL) into an analog output signal (AL). The digital-to-analog converter (DAC1) comprises at least two current source arrays (CCA1, CC A2). In a first current source array (CCA1), a current definition cell (CD1) generates a first basic current, and a plurality of first current copy cells ( . . . , CC40, CC41, . . . ) provide respective scaled copies of the first basic current to constitute first filter coefficient currents ( . . . , IP40, IP41, . . . ). In a further current source array (CCA2), a further current definition cell (CD2) generates a further basic current, and a plurality of current further copy cells (CC1, CC2, . . . , CC80) provide respective scaled copies of the further basic current to constitute further filter coefficient currents (IP1, IP2, . . . , IP80). A switch-and-shift array (XSA) individually passes the respective filter coefficient currents (IP1, IP2, . . . , IP40, IP41, . . . , IP80) to a signal output (CVC), or to another point (DLD), depending on respective successive bit values in the serial bitstream (BSL).
摘要翻译：在信号处理装置中，有限脉冲响应类型的数模转换器（DAC1）将串行比特流（BSL）转换为模拟输出信号（AL）。数模转换器（DAC 1）包括至少两个电流源阵列（CCA 1，CC A 2）。在第一电流源阵列（CCA 1）中，当前定义单元（CD 1）产生第一基本电流，并且多个第一当前复制单元（...，CC 40，CC 41，...）第一基本电流的缩放副本构成第一滤波器系数电流（...，IP 40，IP 41，...）。在另一个电流源阵列（CCA 2）中，另一电流定义单元（CD2）产生另一个基本电流，并且多个当前进一步复制单元（CC 1，CC 2，...，CC 80）分别提供进一步的基本电流的缩放副本以构成更多的滤波器系数电流（IP 1，IP 2，...，IP 80）。开关移位阵列（XSA）将相应的滤波器系数电流（IP 1，IP 2，...，IP 40，IP 41，...，IP 80）分别传递到信号输出（CVC），或到另一点（DLD），取决于串行比特流（BSL）中的相应连续的比特值。

5. 发明授权

US07656333B2 Digital-to-analog converter of the finite impulse response type 有权
标题翻译：有限脉冲响应类型的数模转换器
公开(公告)号：US07656333B2
公开(公告)日：2010-02-02
申请号：US12065625
申请日：2006-08-23
申请人： Paulus Petrus Franciscus Maria Bruin
发明人： Paulus Petrus Franciscus Maria Bruin
IPC分类号： H03M1/66
CPC分类号： H03M3/504
摘要： In a signal processing arrangement, a digital-to-analog converter (DAC1) of the finite impulse response type converts a serial bitstream (BSL) into an analog output signal (AL). The digital-to-analog converter (DAC1) comprises at least two current source arrays (CCA1, CC A2). In a first current source array (CCA1), a current definition cell (CD1) generates a first basic current, and a plurality of first current copy cells ( . . . , CC40, CC41, . . . ) provide respective scaled copies of the first basic current to constitute first filter coefficient currents ( . . . , IP40, IP41, . . . ). In a further current source array (CCA2), a further current definition cell (CD2) generates a further basic current, and a plurality of current further copy cells (CC1, CC2, . . . , CC80) provide respective scaled copies of the further basic current to constitute further filter coefficient currents (IP1, IP2, . . . , IP80). A switch-and-shift array (XSA) individually passes the respective filter coefficient currents (IP1, IP2, . . . , IP40, IP41, . . . , IP80) to a signal output (CVC), or to another point (DLD), depending on respective successive bit values in the serial bitstream (BSL).
摘要翻译：在信号处理装置中，有限脉冲响应型的数模转换器（DAC1）将串行比特流（BSL）转换为模拟输出信号（AL）。数模转换器（DAC1）包括至少两个电流源阵列（CCA1，CC A2）。在第一电流源阵列（CCA1）中，当前定义单元（CD1）产生第一基本电流，并且多个第一当前复制单元（...，CC40，CC41 ...）提供相应的缩放副本第一基本电流构成第一滤波器系数电流（...，IP40，IP41，...）。在另一电流源阵列（CCA2）中，另一电流定义单元（CD2）产生另外的基本电流，并且多个当前进一步的复制单元（CC1，CC2，...，CC80）提供另外的另外的基准电流基本电流构成进一步的滤波系数电流（IP1，IP2，...，IP80）。开关移位阵列（XSA）将各自的滤波器系数电流（IP1，IP2，...，IP40，IP41，...，IP80）分别传递到信号输出（CVC）或另一点（DLD ），取决于串行比特流（BSL）中的相应的连续比特值。

6. 发明授权

US06717472B2 Electronic circuit comprising an amplifier with improved transient speed 失效
标题翻译：电子电路包括具有改善的瞬态速度的放大器
公开(公告)号：US06717472B2
公开(公告)日：2004-04-06
申请号：US10116500
申请日：2002-04-04
申请人： Pieter Gerrit Blanken , Franciscus Adrianus Cornelis Maria Schoofs , Mike Hendrikus Splithof , Paulus Petrus Franciscus Maria Bruin
发明人： Pieter Gerrit Blanken , Franciscus Adrianus Cornelis Maria Schoofs , Mike Hendrikus Splithof , Paulus Petrus Franciscus Maria Bruin
IPC分类号： H03G320
CPC分类号： H03F3/3035 , H03F3/45201
摘要： An electronic circuit comprising an amplifier includes an output terminal (OUT) for supplying an output signal (Vout) to a load, the amplifier comprising an output transistor (N2, P1) having a first main terminal coupled to a supply voltage terminal (VSS, VDD) of the amplifier, a second main terminal coupled to the output terminal (OUT), and a control terminal. In order to avoid that the output transistor (N2, P1) can enter its linear state which would cause the amplifier to act unacceptably slow for some purposes, the electronic circuit further comprises a controller adapted to prevent the output transistor (N2, P1) to enter its linear state whereby the controller is arranged for reducing a control voltage (Vcntrl) between the control terminal and the first main terminal when an output voltage (Vout) between the second main terminal and the first main terminal is below a defined level.
摘要翻译：包括放大器的电子电路包括用于向负载提供输出信号（Vout）的输出端（OUT），所述放大器包括输出晶体管（N2，P1），其具有耦合到电源电压端子（VSS， VDD），耦合到输出端（OUT）的第二主端子和控制端子。为了避免输出晶体管（N2，P1）进入其线性状态，这将导致放大器对于某些目的而不能接受地变慢，电子电路还包括控制器，其适于防止输出晶体管（N2，P1）进入其线性状态，由此，当第二主端子和第一主端子之间的输出电压（Vout）低于限定电平时，控制器布置成用于减小控制端子与第一主端子之间的控制电压（Vcntr1）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式