专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08522187B2 Method and data processing system to optimize performance of an electric circuit design, data processing program and computer program product 失效
标题翻译：方法和数据处理系统优化电路设计，数据处理程序和计算机程序产品的性能
公开(公告)号：US08522187B2
公开(公告)日：2013-08-27
申请号：US13311651
申请日：2011-12-06
申请人： Niels Fricke , Bernd Kemmler , Juergen Koehl , Karsten Muuss , Matthias Ringe
发明人： Niels Fricke , Bernd Kemmler , Juergen Koehl , Karsten Muuss , Matthias Ringe
IPC分类号： G06F9/455 , G06F17/50
CPC分类号： G06F17/505 , G06F2217/78 , G06F2217/84
摘要： A method to optimize performance of an electric circuit design is disclosed. The method comprises providing for each circuit element of the electric circuit design available design parameter options; transforming the electric circuit design and the design parameter options into a linear programming model; determining a solution for the linear programming model; and based on the solution generating a list of circuit elements which design parameters need to be changed to a different option to achieve performance optimization.
摘要翻译：公开了一种优化电路设计性能的方法。该方法包括为电路的每个电路元件设计可用的设计参数选项; 将电路设计和设计参数选项转换为线性规划模型; 确定线性规划模型的解决方案; 并且基于产生电路元件列表的解决方案，其中设计参数需要改变为不同的选项以实现性能优化。

2. 发明申请

US20120144362A1 METHOD AND DATA PROCESSING SYSTEM TO OPTIMIZE PERFORMANCE OF AN ELECTRIC CIRCUIT DESIGN, DATA PROCESSING PROGRAM AND COMPUTER PROGRAM PRODUCT 失效
标题翻译：方法和数据处理系统优化电路设计，数据处理程序和计算机程序产品的性能
公开(公告)号：US20120144362A1
公开(公告)日：2012-06-07
申请号：US13311651
申请日：2011-12-06
申请人： Niels Fricke , Bernd Kemmler , Juergen Koehl , Karsten Muuss , Matthias Ringe
发明人： Niels Fricke , Bernd Kemmler , Juergen Koehl , Karsten Muuss , Matthias Ringe
IPC分类号： G06F17/50
CPC分类号： G06F17/505 , G06F2217/78 , G06F2217/84
摘要： A method to optimize performance of an electric circuit design is disclosed. The method comprises providing for each circuit element of the electric circuit design available design parameter options; transforming the electric circuit design and the design parameter options into a linear programming model; determining a solution for the linear programming model; and based on the solution generating a list of circuit elements which design parameters need to be changed to a different option to achieve performance optimization.
摘要翻译：公开了一种优化电路设计性能的方法。该方法包括为电路的每个电路元件设计可用的设计参数选项; 将电路设计和设计参数选项转换为线性规划模型; 确定线性规划模型的解决方案; 并且基于产生电路元件列表的解决方案，其中设计参数需要改变为不同的选项以实现性能优化。

3. 发明申请

US20080272817A1 Integrated Circuit on a Semiconductor Chip with a Phase Shift Circuit and a Method for Digital Phase Shifting 审中-公开
标题翻译：具有相移电路的半导体芯片上的集成电路和用于数字相移的方法
公开(公告)号：US20080272817A1
公开(公告)日：2008-11-06
申请号：US12103782
申请日：2008-04-16
申请人： Niels Fricke
发明人： Niels Fricke
IPC分类号： H03H11/26
CPC分类号： H03K5/135 , H03K5/133 , H03K2005/00286
摘要： The present invention relates to an integrated circuit on a semiconductor chip with at least one phase shift circuit (56), at least one data input terminal (70) and at least one clock input terminal (38; 68), wherein the phase shift circuit (56) comprises at least two delay chains (10; 20) of the same kind, the delay chain (10; 20) comprises a plurality of inverting elements (12; 22), the phase shift circuit (56) comprises at least one digital control circuit (30), the delay chain (10; 20) is provided to delay a digital signal in a functional mode, the delay chain (10; 20) is provided to operate in a calibration mode, and at least two delay chains (10; 20) are provided to operate alternating between the functional mode and the calibration mode. The present invention relates further to a method for digital phase shifting of a signal (38; 68) within an integrated circuit, wherein the signal (38; 68) is delayed in a delay chain (10; 20) by a predetermined value in an operation mode, while another delay chain (10; 20) of the same kind is calibrated in a calibration mode, and wherein at least two delay chains (10; 20) operate alternating between the functional mode and the calibration mode.
摘要翻译：本发明涉及具有至少一个相移电路（56），至少一个数据输入端（70）和至少一个时钟输入端（38; 68）的半导体芯片上的集成电路，其中相移电路（56）包括相同类型的至少两个延迟链（10; 20），所述延迟链（10; 20）包括多个反相元件（12; 22），所述相移电路（56）包括至少一个提供数字控制电路（30），延迟链（10; 20）用于在功能模式下延迟数字信号，延迟链（10; 20）被提供为在校准模式下操作，并且至少两个延迟链（10; 20）被设置为在功能模式和校准模式之间交替工作。本发明还涉及一种用于集成电路内的信号（38; 68）的数字相移的方法，其中信号（38; 68）在延迟链（10; 20）中被延迟预定值而在相同类型的另一个延迟链（10; 20）在校准模式下被校准，并且其中至少两个延迟链（10; 20）在功能模式和校准模式之间交替工作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式