专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009112306A1 METHOD FOR FABRICATING A SEMICONDUCTOR ON INSULATOR TYPE SUBSTRATE 审中-公开
标题翻译：用于制造绝缘体类型基板上的半导体的方法
公开(公告)号：WO2009112306A1
公开(公告)日：2009-09-17
申请号：PCT/EP2009/050994
申请日：2009-01-29
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MALEVILLE, Christophe
发明人： MALEVILLE, Christophe
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , H01L21/02079 , Y10S438/977
摘要： The present invention relates to a method forfabricating a substrate (1) of semiconductor on insulatortype, comprising the following steps: - formation of an oxide layer (20) on a donor substrate (10) or a receiver substrate (30), - implantation of atomic species in the donor substrate so as to form a weakened zone(12), - bonding of the donor substrate onto the receiver substrate (30), the oxide layer (20) being at the bonding interface, - fracturing the donor substrate in the weakened zone (12) and transferring a layer of the donor substrate to the receiver substrate (30), - recycling of the remainder (2) of the donor substrate to form a receiver substrate (40) used for fabrication of a second semiconductor on insulator type 10 substrate. Before the oxidation step, a layer(14) of semiconducting materialis formed by epitaxy onthedonor substrate (10). In the implantation step, the weakened zone (12) formed in said epitaxied layer (14) so that the transferred layer is an epitaxied semiconducting material layer (140). And the donor substrate (10) is chosen comprising oxygen precipitates with a density of less than10 10 /cm 3 and/or a mean size of less than 500 nm.
摘要翻译：本发明涉及一种用于制造绝缘体上半导体衬底（1）的方法，包括以下步骤： - 在施主衬底（10）或接收器衬底（30）上形成氧化物层（20）， - 植入原子物质，以形成弱化区（12）， - 施主衬底接合到接收衬底（30）上，氧化物层（20）处于接合界面处， - 在施主衬底中将施主衬底压裂弱化区（12）并且将施主衬底的层转移到接收器衬底（30）， - 再循环施主衬底的其余部分（2）以形成用于制造绝缘体上的第二半导体的接收器衬底（40） 10型衬底。在氧化步骤之前，通过外延衬底（10）形成半导体材料层（14）。在注入步骤中，形成在所述表面层（14）中的弱化区（12），使得转移层是表面半导体材料层（140）。并且选择供体衬底（10）包括密度小于10 10 / cm 3和/或平均尺寸小于500nm的氧沉淀物。

2. 发明申请

WO2005096369A1 PREPARING A SURFACE OF A SEMICONDUCTOR WAFER FOR BONDING WITH ANOTHER WAFER 审中-公开
标题翻译：制备用于与另一个波形结合的半导体波导的表面
公开(公告)号：WO2005096369A1
公开(公告)日：2005-10-13
申请号：PCT/IB2005/001064
申请日：2005-03-30
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , COMMISSARIAT A L'ENERGIE ATOMIQUE , MAUNAND TUSSOT, Corinne , MALEVILLE, Christophe , MORICEAU, Hubert , SOUBIE, Alain
发明人： MAUNAND TUSSOT, Corinne , MALEVILLE, Christophe , MORICEAU, Hubert , SOUBIE, Alain
IPC分类号： H01L21/762
CPC分类号： H01L21/76254
摘要： The invention relates to a method for preparing an oxidised surface of a wafer for bonding with another wafer, the oxidised surface having been subject to an implantation of atomic species, the method including a first step of cleaning the oxidised surface by employing NH 4 OH and H 2 O 2 , and a second step of cleaning by employing hydrochloric species (HCI), wherein the first step is implemented so as to etch from about 10 Å to about 120 Å, and wherein the second step is implemented at a selected temperature below around 50°C during about 10 minutes or less.
摘要翻译：本发明涉及一种制备用于与另一晶片接合的晶片的氧化表面的方法，所述氧化表面已经经受原子物质的注入，所述方法包括通过使用NH 4 OH和H 2 O 2清洁氧化表面的第一步骤，以及通过使用盐酸物质（HCl）进行清洁的第二步骤，其中第一步骤被实施为蚀刻从大约至大约为120埃，并且其中第二步骤在低于约50℃的选定温度下实施约10分钟或更短。

3. 发明申请

WO2005013318A2 METHOD FOR OBTAINING A THIN HIGH-QUALITY LAYER BY CO-IMPLANTATION AND THERMAL ANNEALING 审中-公开
标题翻译：通过共同注入和热退火获得薄质优质层的方法
公开(公告)号：WO2005013318A2
公开(公告)日：2005-02-10
申请号：PCT/FR2004002038
申请日：2004-07-29
申请人： SOITEC SILICON ON INSULATOR , MALEVILLE CHRISTOPHE , NEYRET ERIC , BEN MOHAMED NADIA
发明人： MALEVILLE CHRISTOPHE , NEYRET ERIC , BEN MOHAMED NADIA
IPC分类号： H01L21/762 , H01L
CPC分类号： H01L21/76254 , H01L21/324
摘要： The invention relates to a method for creating a structure comprising a thin semiconductor material layer on a substrate, comprising the following steps: a species is implanted underneath a surface of a donor substrate wherefrom the thin layer is to be made in order to create an area of embrittlement inside the thickness of the donor substrate; the surface of the donor substrate which underwent implantation is placed in intimate contact with a support substrate; the donor substrate is detached at said area of embrittlement in order to transfer part of the donor substrate onto the support substrate and to form the thin layer thereon. The invention is characterized in that the implementation step involves co-implementation of at least two different atomic species in order to minimize low frequency roughness in the structure obtained after detachment; the method also comprises a finishing step comprising at least one rapid thermal annealing operation in order to minimize high frequency roughness in the structure obtained after detachment.
摘要翻译：本发明涉及一种用于在衬底上形成包括薄半导体材料层的结构的方法，该方法包括以下步骤：将物质注入到供体衬底的表面之下，其中要制造薄层以便形成区域在供体衬底的厚度内脆化; 将经历注入的供体衬底的表面放置成与支撑衬底紧密接触; 施主衬底在所述脆化区域分离，以便将部分施主衬底转移到支撑衬底上并在其上形成薄层。本发明的特征在于，实施步骤涉及共同实现至少两种不同的原子种类，以使分离后获得的结构中的低频粗糙度最小化; 该方法还包括精加工步骤，该精加工步骤包括至少一次快速热退火操作，以便使分离后获得的结构中的高频粗糙度最小化。

4. 发明申请

WO2003030249A3 PROCEDE DE CARACTERISATION D'UNE ETAPE D'IMPLANTATION DANS UN SUBSTRAT 审中-公开
公开(公告)号：WO2003030249A3
公开(公告)日：2003-04-10
申请号：PCT/FR2002/003281
申请日：2002-09-26
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MALEVILLE, Christophe , SCHWARZENBACH, Walter
发明人： MALEVILLE, Christophe , SCHWARZENBACH, Walter
IPC分类号： H01L21/66
摘要： L'invention concerne un procédé de caractérisation ex situ de dose d'une d'implantation d'au moins une espèce dans un substrat, caractérisé en ce que le procédé comprend : une étape de recuit destinée à provoquer le bullage de l'espèce dans le substrat implanté, une étape d'acquisition d'une image de surface du substrat, une étape de traitement d'image, et on déduit de l'étape de traitement d'image des caractéristiques de dose d'implantation.

5. 发明申请

WO2005055307A1 PROCESS FOR IMPROVING THE SURFACE ROUGHNESS OF A SEMICONDUCTOR WAFER 审中-公开
标题翻译：用于改善半导体波长的表面粗糙度的方法
公开(公告)号：WO2005055307A1
公开(公告)日：2005-06-16
申请号：PCT/IB2003/006351
申请日：2003-12-03
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , NEYRET, Eric , MALEVILLE, Christophe , ECARNOT, Ludovic
发明人： NEYRET, Eric , MALEVILLE, Christophe , ECARNOT, Ludovic
IPC分类号： H01L21/324
CPC分类号： H01L21/02052 , H01L21/324 , H01L21/76251
摘要： The present invention relates to a process for reducing the roughness of the free surface of a semiconductor wafer, said process comprising a single annealing step for smoothing said free surface, said single annealing step being carried out as a RTA under an atmosphere of pure argon, characterized in that before the RTA a chemical cleaning of the wafer surface is carried out so as to reduce the amount of preliminary pollutants on the wafer.
摘要翻译：本发明涉及一种降低半导体晶片的自由表面粗糙度的方法，所述方法包括用于使所述自由表面平滑的单一退火步骤，所述单个退火步骤在纯氩气氛下作为RTA进行，其特征在于，在RTA之前，进行晶片表面的化学清洗以便减少晶片上的初步污染物的量。

6. 发明申请

WO2004032227A1 RAPID ANNEALING PROCESS FOR WAFERS IN SEMICONDUCTOR MATERIAL 审中-公开
标题翻译：在半导体材料中快速退火的方法
公开(公告)号：WO2004032227A1
公开(公告)日：2004-04-15
申请号：PCT/IB2003/004590
申请日：2003-09-26
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , NEYRET, Eric , MALEVILLE, Christophe , ESCARNOT, Ludovic
发明人： NEYRET, Eric , MALEVILLE, Christophe , ESCARNOT, Ludovic
IPC分类号： H01L21/762
CPC分类号： H01L21/3247 , H01L21/324 , H01L21/76264 , H01L21/76275 , H01L21/76283
摘要： The invention relates to a surface treatment process for a wafer of material chosen among the semiconductor materials, the wafer having been obtained via a transfer technique, and the process comprising a rapid annealing stage comprising successively; a) a first ramp of temperature rise intended to initiate heating, b) a first stabilization halt intended to stabilize the temperature, c) a second ramp of temperature rise, characterized in that during the second ramp, the average slope of temperature rise has a first value within a first range of temperatures known as low, and then increases within a range of temperatures known as high.
摘要翻译：本发明涉及一种用于选自半导体材料中的材料晶片的表面处理工艺，该晶片是通过转印技术获得的，该方法包括连续包括的快速退火阶段; a）用于启动加热的第一温升升高，b）用于稳定温度的第一稳定停止，c）第二升温斜坡，其特征在于，在第二斜坡期间，温升的平均斜率具有第一值在已知为低的第一温度范围内，然后在已知为高的温度范围内增加。

7. 发明申请

WO2004025722A1 A METHOD OF INCREASING THE AREA OF A USEFUL LAYER OF MATERIAL TRANSFERRED ONTO A SUPPORT 审中-公开
标题翻译：增加有用材料层转移到支持的方法
公开(公告)号：WO2004025722A1
公开(公告)日：2004-03-25
申请号：PCT/EP2003/007856
申请日：2003-07-16
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MALEVILLE, Christophe
发明人： MALEVILLE, Christophe
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , H01L21/76259
摘要： The invention relates to a method of increasing the area of a useful layer (63) of material coming from a source substrate (6) and which has been transferred onto a support substrate (7). The invention is remarkable in that one of the two substrates is surrounded by a primary chamfer (74, 64), its front face presenting at least a flat central zone (70) of outline (C 7 ), in that the front face of the other substrate is a flat zone (67) bordered by a peripheral side face (66), perpendicular or quasi-perpendicular thereto, the outer outline (C" 6 ) of said flat zone (67) presenting dimensions greater than the dimensions of the outer outline (C 7 ) of said flat central zone (70) of the first substrate (7), and in that during bonding, the two substrates (6, 7) are applied one against the other in such a manner that the outline (C 7 ) of said flat central zone (70) is inscribed within the outline (C" 6 ) of said flat zone (67). The invention is applicable to fabricating a composite substrate for electronics, optics, or optoelectronics.
摘要翻译：本发明涉及一种增加来自源底物（6）的材料的有用层（63）的面积并已被转移到支撑衬底（7）上的方法。本发明的显着之处在于，两个基板中的一个被初级倒角（74,64）包围，其前表面至少呈现出轮廓（C7）的平坦的中心区域（70），其中另一个的前表面衬底是由与其垂直或准垂直的周边侧面（66）界定的平坦区域（67），所述平坦区域（67）的外轮廓（C“6）的尺寸大于外轮廓的尺寸（7）的所述平坦的中心区域（70）的所述（C7），并且在接合期间，两个基板（6,7）以相对于另一个的轮廓（C7）所述平坦的中心区域（70）被内接在所述平坦区域（67）的轮廓（C“）内。本发明可应用于制造用于电子，光学或光电子学的复合衬底。

8. 发明申请

WO2006069945A1 PROCÉDÉ DE TRAITEMENT D'UNE SURFACE DE PLAQUETTE 审中-公开
标题翻译：用于处理波浪表面的方法
公开(公告)号：WO2006069945A1
公开(公告)日：2006-07-06
申请号：PCT/EP2005/057003
申请日：2005-12-21
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MALEVILLE, Christophe , DELPRAT, Daniel , DELATTRE, Cécile , METRAL, Frédéric
发明人： MALEVILLE, Christophe , DELPRAT, Daniel , DELATTRE, Cécile , METRAL, Frédéric
IPC分类号： H01L21/762
CPC分类号： H01L21/76251
摘要： L'invention concerne un procédé de traitement de l'une ou l'autre ou les deux surfaces (12, 22), dites « de collage » d'une première plaquette (10), dite "donneuse" et d'une seconde plaquette (20), dite "réceptrice", destinées à être collées l'une contre l'autre. Ce procédé est remarquable en ce qu'il comprend une étape de nettoyage et d'activation, effectuée immédiatement avant le collage desdites plaquettes donneuse (10) et réceptrice (20), par application sur ladite ou lesdites surface(s) de collage (12, 22), d'une solution dite "de traitement", comprenant au moins environ 97 % d'une solution d'ammoniaque (NH 4 OH) dans de l'eau, de préférence déionisée, selon une concentration massique comprise entre environ 0,05 % et 2 %. Application à la fabrication de structures utilisées dans le domaine de l'optique, l'électronique ou optoélectronique.
摘要翻译：本发明涉及一种用于处理表面或两个表面（12,22）的方法，所述表面称为第一被称为施主晶片（10）和第二所谓的接收器晶片（20）的结合表面，其被设计成结合在一起。该方法的特征在于，其包括在所述施主（10）和接收器（20）晶片的接合之前立即通过在所述接合表面（12,22）上施加所述施加到所述接合器（20）晶片上的清洁和激活步骤包含至少97％的氨水溶液（NH 4 OH）的水溶液，优选去离子水，质量浓度范围为约0.05％至2％。本发明对于制造在光学，电子学或光电领域中使用的结构是有用的。

9. 发明申请

WO2006032946A1 TRANSFER METHOD WITH A TREATMENT OF A SURFACE TO BE BONDED 审中-公开
标题翻译：用于处理要粘合的表面的转移方法
公开(公告)号：WO2006032946A1
公开(公告)日：2006-03-30
申请号：PCT/IB2004/003275
申请日：2004-09-21
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , KERDILES, Sébastien , MALEVILLE, Christophe , LETERTRE, Fabrice , RAYSSAC, Olivier
发明人： KERDILES, Sébastien , MALEVILLE, Christophe , LETERTRE, Fabrice , RAYSSAC, Olivier
IPC分类号： H01L21/762
CPC分类号： H01L21/76254
摘要： The invention concerns a method for transferring from a top donor wafer (10) a layer of material onto a receiving handle wafer (20), the top and receiving wafers comprising respective surfaces to be bonded, the method comprising: • a treatment step for treating at least a surface to be bonded, the treatment of a given surface of a wafer generating on the opposed surface of said wafer a contamination, • a bonding step for direct bonding the surfaces to be bonded of the top and handle wafers, in order to form an intermediate multilayer wafer (30), • a removal step for removing excess material from the top wafer, the method being characterized in that during the treatment step only the surface to be bonded of the top wafer is treated.
摘要翻译：本发明涉及一种用于从顶部施主晶片（10）将一层材料转移到接收手柄晶片（20）上的方法，所述顶部和接收晶片包括要接合的相应表面，所述方法包括：处理步骤，用于在至少要粘合的表面，在所述晶片的相对表面上产生污染的晶片的给定表面的处理，用于直接结合顶部和处理晶片的待结合表面的结合步骤，以形成中间多层晶片（30），用于从顶部晶片去除多余材料的去除步骤，其特征在于在处理步骤期间仅处理顶部晶片的待结合表面。

10. 发明申请

WO2005015631A1 METHOD FOR PRODUCING THIN LAYERS OF SEMICONDUCTOR MATERIAL FROM A DOUBLE-SIDED DONOR WAFER 审中-公开
标题翻译：从双面DONOR WAFER生产薄层半导体材料的方法
公开(公告)号：WO2005015631A1
公开(公告)日：2005-02-17
申请号：PCT/IB2004/002969
申请日：2004-08-11
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MALEVILLE, Christophe
发明人： MALEVILLE, Christophe
IPC分类号： H01L21/762
CPC分类号： H01L21/02032 , H01L21/76254 , H01L21/76259
摘要： A method for producing thin layers of a material selected among semiconductor materials from a donor wafer successively comprises the following steps: (a) formation of a first weakened region in the wafer below a first of its faces and at a depth corresponding substantially to a thin-layer thickness, (b) detachment of a first thin layer from the wafer at the level of the first weakened region, the first thin layer being the part of the wafer lying on the side of the first weakened region next to the first face, (c) formation of a second weakened region in the wafer below the second of its faces and at a depth corresponding substantially to a thin-layer thickness (d) detachment of a second thin layer from the wafer at the level of the second weakened region, the second thin layer being the part of the wafer lying on the side of the first weakened region next to the second face. These steps are sequenced without an intermediate recycling step so as to save on the recycling operations. Application in particular to the production of semiconductor-on-insulator structures.
摘要翻译：从供体晶片连续地制造从半导体材料中选择的材料的薄层的方法，其连续包括以下步骤：（a）在晶片的第一面下方形成第一弱化区域，并且基本上与薄层厚度，（b）在第一弱化区域的水平处从晶片上分离第一薄层，第一薄层是位于第一面旁边的第一弱化区域侧的晶片的一部分，（c）在其第二表面下方的晶片中形成第二弱化区域，并且在基本上对应于在第二弱化区域的水平处的第二薄层与晶片的薄层厚度（d）分离的深度所述第二薄层是位于所述第二面旁边的所述第一弱化区域侧的所述晶片的一部分。这些步骤在没有中间回收步骤的情况下进行排序，以节省回收操作。特别适用于绝缘体上半导体结构的制造。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式