专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US5883420A Sensor device having a pathway and a sealed cavity 失效
标题翻译：具有通路和密封腔的传感器装置
公开(公告)号：US5883420A
公开(公告)日：1999-03-16
申请号：US575944
申请日：1995-12-20
申请人： Andrew Mirza , Kenneth M. Seddon
发明人： Andrew Mirza , Kenneth M. Seddon
IPC分类号： G01L1/18 , G01L9/00 , G01L9/04 , H01L29/84 , H01L29/82
CPC分类号： G01L9/0042 , G01L9/0045
摘要： A sensor (10,30) is formed that does not require a bonding process in an oxygen rich or vacuum ambient. In a first embodiment, a port (14), a channel (15) and an opening (18) are used to provide an oxidizing ambient to a cavity (13). During an oxidation process, the cavity (13) is sealed and any remaining oxidizing ambient is consumed to form a sealed cavity that is under a vacuum pressure. In an alternate embodiment, a cavity (32) is formed in a first substrate (31). The cavity (32) is covered by a second substrate (36) and an opening (33,34) is formed in the second substrate (36) above the cavity (32). These openings (33,34) allow an oxidizing ambient to enter the cavity (32).
摘要翻译：形成了在富氧或真空环境中不需要结合工艺的传感器（10,30）。在第一实施例中，使用端口（14），通道（15）和开口（18）来向空腔（13）提供氧化环境。在氧化过程中，空腔（13）被密封并且消耗任何剩余的氧化环境以形成处于真空压力下的密封空腔。在替代实施例中，在第一基板（31）中形成空腔（32）。空腔（32）由第二基板（36）覆盖，并且在空腔（32）上方的第二基板（36）中形成开口（33,34）。这些开口（33,34）允许氧化环境进入空腔（32）。

2. 发明授权

US5814545A Semiconductor device having a phosphorus doped PECVD film and a method of manufacture 失效
标题翻译：具有磷掺杂PECVD膜的半导体器件及其制造方法
公开(公告)号：US5814545A
公开(公告)日：1998-09-29
申请号：US810037
申请日：1997-03-04
申请人： Kenneth M. Seddon , Gregory W. Grynkewich , Vida Ilderem , Heidi L. Denton , Jeffrey Pearse
发明人： Kenneth M. Seddon , Gregory W. Grynkewich , Vida Ilderem , Heidi L. Denton , Jeffrey Pearse
IPC分类号： H01L21/225 , H01L21/336 , H01L21/768
CPC分类号： H01L29/6659 , H01L21/2255 , H01L21/76801 , H01L29/665
摘要： Portions of a semiconductor device (10,30) are formed from a dielectric layer (16,38,46) which is deposited using a plasma enhanced chemical vapor deposition (PECVD) process which adds trimethylphosphite as a dopant source during the deposition. A first embodiment forms sidewall spacers (17) adjacent to a gate structure (14) and forms doped regions (19) under the sidewall spacers (17) by annealing the dielectric layer (16) and driving phosphorus into a substrate (11). A second embodiment uses the trimethylphosphite doped film as an interlevel dielectric layer (38) which can be planarized to provide a flat surface for the formation of metal interconnect lines. A third embodiment of the present invention uses the trimethylphosphite doped film as a passivation layer (46) which is deposited in a single step process and has a phosphorus concentration to getter mobile ions.
摘要翻译：半导体器件（10,30）的部分由介电层（16,38,46）形成，其使用等离子体增强化学气相沉积（PECVD）工艺沉积，其在沉积期间添加三甲基亚磷酸酯作为掺杂剂源。第一实施例形成与栅极结构（14）相邻的侧壁间隔物（17），并且通过退火介电层（16）并将磷驱动到衬底（11）中，在侧壁间隔物（17）下形成掺杂区域（19）。第二实施例使用掺杂了磷酸三甲酯的膜作为层间电介质层（38），其可被平坦化以提供用于形成金属互连线的平坦表面。本发明的第三个实施方案使用磷酸三亚甲酯作为钝化层（46），其被沉积在单步骤中并具有磷浓度以吸收移动离子。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式