专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2004059839A1 CIRCUIT ARRANGEMENT 审中-公开
标题翻译：电路布置
公开(公告)号：WO2004059839A1
公开(公告)日：2004-07-15
申请号：PCT/IB2003/006215
申请日：2003-12-22
申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. , NEGISHI, Nobuji , KISHIDA, Masaya
发明人： NEGISHI, Nobuji , KISHIDA, Masaya
IPC分类号： H03K5/13
CPC分类号： H03K5/135 , G11C19/00 , G11C19/28 , H03K2005/00241
摘要： An object of the present invention is to provide a circuit device in which the power consumption can be reduced without the dedicated signal. A circuit device (1) comprising a D flip-flop (F0) for receiving a pulse of a clock signal (CK) to introduce data thereinto and output said introduced data and a shift register (2), comprising the D flip-flops (F1 to F7) for introducing the data thereinto in accordance with the pulse to output the introduced data, for processing the outputted data from the D flip-flop (F0), wherein the circuit device (1) comprises a control circuit (3) for controlling whether the D flip-flops (F1 to F7) are supplied with the pulse of the clock signal (CK) on the basis of outputted data from the D flip-flop (F0) in accordance with the pulse of the clock signal (CK) and data to be introduced into the D flip-flop (F0) in accordance with the next pulse.
摘要翻译：本发明的目的是提供一种电路装置，其中可以在没有专用信号的情况下降低功耗。一种电路装置（1），包括用于接收时钟信号（CK）的脉冲以引入数据并输出所述引入的数据的D触发器（F0）和移位寄存器（2），包括D个触发器（ F1至F7），用于根据脉冲引入数据以输出引入的数据，用于处理来自D触发器（F0）的输出数据，其中电路装置（1）包括控制电路（3），用于基于来自D触发器（F0）的输出数据，根据时钟信号（CK）的脉冲来控制D触发器（F1〜F7）是否被提供时钟信号（CK）的脉冲）和根据下一个脉冲引入D触发器（F0）的数据。

IPRDB

热门服务

关于我们

友情链接

联系方式