会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明申请
      US20120163794A1 LEVEL TRANSITION DETERMINATION CIRCUIT AND METHOD FOR USING THE SAME 有权
    • LEVEL TRANSITION DETERMINATION CIRCUIT AND METHOD FOR USING THE SAME
    • 水平过渡测定电路及其使用方法
    • US20120163794A1
    • 2012-06-28
    • US13191983
    • 2011-07-27
    • Jung Mao LIN , Ching Yuan Yang
    • Jung Mao LIN , Ching Yuan Yang
    • H04J14/00 , H03K5/00
    • H03K5/1534 , H04L7/0338
    • A level transition determination circuit includes a multi-phase clock generator, an oversampling unit, and a state detection circuit. The multi-phase clock generator is used for receiving an input clock signal and generating S×N clock signals, in which S and N are integers. Each clock signal is synchronized to the input clock signal and has a different delay time. The oversampling unit is used for performing N-times oversampling on M bit periods of the serial input data according to the clock signals, so as to generate M×N sampled values in parallel during the M bit periods. The state detection circuit is used for receiving (M×N)+1 sampled values and generating N detection signals by detecting level transitions between adjacent sampled values of the (M×N)+1 sampled values and the level transition results.
    • 电平转换确定电路包括多相时钟发生器，过采样单元和状态检测电路。 多相时钟发生器用于接收输入时钟信号并产生S×N个时钟信号，其中S和N是整数。 每个时钟信号与输入时钟信号同步并具有不同的延迟时间。 过采样单元用于根据时钟信号对串行输入数据的M位周期进行N次过采样，以便在M位周期期间并行生成M×N采样值。 状态检测电路用于通过检测（M×N）+1采样值的相邻采样值和电平转换结果之间的电平转换来接收（M×N）+1采样值并产生N个检测信号。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 4. 发明授权
      US08615063B2 Level transition determination circuit and method for using the same 有权
    • Level transition determination circuit and method for using the same
    • 电平转换判定电路及其使用方法
    • US08615063B2
    • 2013-12-24
    • US13191983
    • 2011-07-27
    • Jung Mao Lin , Ching Yuan Yang
    • Jung Mao Lin , Ching Yuan Yang
    • H04L7/00
    • H03K5/1534 , H04L7/0338
    • A level transition determination circuit includes a multi-phase clock generator, an oversampling unit, and a state detection circuit. The multi-phase clock generator is used for receiving an input clock signal and generating S×N clock signals, in which S and N are integers. Each clock signal is synchronized to the input clock signal and has a different delay time. The oversampling unit is used for performing N-times oversampling on M bit periods of the serial input data according to the clock signals, so as to generate M×N sampled values in parallel during the M bit periods. The state detection circuit is used for receiving (M×N)+1 sampled values and generating N detection signals by detecting level transitions between adjacent sampled values of the (M×N)+1 sampled values and the level transition results.
    • 电平转换确定电路包括多相时钟发生器，过采样单元和状态检测电路。 多相时钟发生器用于接收输入时钟信号并产生S×N个时钟信号，其中S和N是整数。 每个时钟信号与输入时钟信号同步并具有不同的延迟时间。 过采样单元用于根据时钟信号对串行输入数据的M位周期进行N次过采样，以便在M位周期期间并行生成M×N采样值。 状态检测电路用于通过检测（M×N）+1采样值的相邻采样值和电平转换结果之间的电平转换来接收（M×N）+1采样值并产生N个检测信号。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 5. 发明申请
      US20120154060A1 QUADRATURE VOLTAGE-CONTROLLED OSCILLATOR APPARATUS 审中-公开
    • QUADRATURE VOLTAGE-CONTROLLED OSCILLATOR APPARATUS
    • 正弦电压控制振荡器装置
    • US20120154060A1
    • 2012-06-21
    • US13018378
    • 2011-01-31
    • Chih-Hsiang Chang , Jung-Mao Lin , Ching-Yuan Yang
    • Chih-Hsiang Chang , Jung-Mao Lin , Ching-Yuan Yang
    • H03B5/12
    • H03B5/1228 , H03B5/1212 , H03B5/1243 , H03B27/00
    • A quadrature voltage-controlled oscillator (QVCO) apparatus including a first VCO, a second VCO, a first energy-storage element, a second energy-storage element, a third energy-storage element and a fourth energy-storage element is provided. The first VCO has a first and a second phase output ends. The second VCO has a third and a fourth phase output ends. A first and a second ends of the first energy-storage element respectively connect to the first and the third phase output ends. A first and a second ends of the second energy-storage element respectively connect to the second and the third phase output ends. A first and a second ends of the third energy-storage element respectively connect to the second and the fourth phase output ends. A first and a second ends of the fourth energy-storage element respectively connect to the first and the fourth phase output ends.
    • 提供了包括第一VCO，第二VCO，第一能量存储元件，第二能量存储元件，第三能量存储元件和第四能量存储元件的正交压控振荡器（QVCO）装置。 第一个VCO具有第一和第二相输出端。 第二个VCO具有第三和第四相输出端。 第一能量存储元件的第一端和第二端分别连接到第一和第三相输出端。 第二能量存储元件的第一端和第二端分别连接到第二和第三相输出端。 第三储能元件的第一和第二端分别连接到第二和第四相输出端。 第四能量存储元件的第一和第二端分别连接到第一和第四相输出端。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 8. 发明申请
      US20100040182A1 BUST-MODE CLOCK AND DATA RECOVERY CIRCUIT USING PHASE SELECTING TECHNOLOGY 有权
    • BUST-MODE CLOCK AND DATA RECOVERY CIRCUIT USING PHASE SELECTING TECHNOLOGY
    • 使用相位选择技术的BUST模式时钟和数据恢复电路
    • US20100040182A1
    • 2010-02-18
    • US12266530
    • 2008-11-06
    • Ching-Yuan Yang , Jung-Mao Lin , Yu-Min Lin
    • Ching-Yuan Yang , Jung-Mao Lin , Yu-Min Lin
    • H04L7/00
    • H04L7/0337 , H03L7/0814 , H03L7/091 , H04L7/0041 , H04L7/0087 , H04Q11/0067 , H04Q2011/0079
    • A bust-mode clock and data recovery circuit using phase selecting technology is provided. In the data recovery circuit, a phase-locked loop (PLL) circuit is used for providing a plurality of fixed clock signals, each of which has a clock phase. An oversampling phase selecting circuit is coupled to the phase-locked loop circuit and used for detecting a data edge of a received data signal by using the clock signals and selects a clock phase to be locked according to the location of the data edge. A delay-locked loop (DLL) circuit is coupled to the phase-locked loop circuit and the oversampling phase selecting circuit, and used for comparing the data phase of the data signal with the clock phase of the selected clock signal, so as to delay the data phase of the data signal by a delay time until the data phase is locked as the clock phase.
    • 提供了采用相位选择技术的突发模式时钟和数据恢复电路。 在数据恢复电路中，使用锁相环（PLL）电路来提供多个具有时钟相位的固定时钟信号。 过采样相位选择电路耦合到锁相环电路，用于通过使用时钟信号检测接收数据信号的数据沿，并根据数据沿的位置选择要锁定的时钟相位。 延迟锁定回路（DLL）电路耦合到锁相环电路和过采样相位选择电路，并用于将数据信号的数据相位与所选择的时钟信号的时钟相位进行比较，以便延迟 数据信号的数据相位延迟一个延迟时间，直到数据相位被锁定为时钟相位。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US08258827B2 Frequency doubler 有权
    • Frequency doubler
    • 倍频器
    • US08258827B2
    • 2012-09-04
    • US12789424
    • 2010-05-27
    • Chih-Hsiang Chang , Jung-Mao Lin , Ching-Yuan Yang
    • Chih-Hsiang Chang , Jung-Mao Lin , Ching-Yuan Yang
    • H03B19/00
    • H03B19/14
    • A frequency doubler receiving an in-phase oscillating signal and an inverse oscillating signal and generating an output signal oscillating at a multiplied frequency, accordingly. The frequency doubler has a first transistor, a second transistor, a first inductor and a second inductor. A first terminal of the first transistor and a first terminal of the second transistor are at a common voltage. The frequency doubler receives the in-phase oscillating signal and the inverse oscillating signal via control terminals of the first and second transistors. The first and second inductors couple a second terminal of the first transistor and a second terminal of the second transistor to an output terminal of the frequency doubler, respectively. The first and second inductors may be separate inductance devices or, in another case, be implemented by a symmetric inductor.
    • 接收同相振荡信号的倍频器和反相振荡信号，并相应地产生以倍频振荡的输出信号。 倍频器具有第一晶体管，第二晶体管，第一电感器和第二电感器。 第一晶体管的第一端子和第二晶体管的第一端子处于公共电压。 倍频器通过第一和第二晶体管的控制端接收同相振荡信号和反相振荡信号。 第一和第二电感分别将第一晶体管的第二端子和第二晶体管的第二端子耦合到倍频器的输出端子。 第一和第二电感器可以是分离的电感器件，或者在另一种情况下可由对称电感器来实现。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 10. 发明授权
      US08238501B2 Burst-mode clock and data recovery circuit using phase selecting technology 有权
    • Burst-mode clock and data recovery circuit using phase selecting technology
    • 突发模式时钟和数据恢复电路采用相位选择技术
    • US08238501B2
    • 2012-08-07
    • US12266530
    • 2008-11-06
    • Ching Yuan Yang , Jung-Mao Lin , Yu-Min Lin
    • Ching Yuan Yang , Jung-Mao Lin , Yu-Min Lin
    • H04L7/033
    • H04L7/0337 , H03L7/0814 , H03L7/091 , H04L7/0041 , H04L7/0087 , H04Q11/0067 , H04Q2011/0079
    • A burst-mode clock and data recovery circuit using phase selecting technology is provided. In the data recovery circuit, a phase-locked loop (PLL) circuit is used for providing a plurality of fixed clock signals, each of which has a clock phase. An oversampling phase selecting circuit is coupled to the phase-locked loop circuit and used for detecting a data edge of a received data signal by using the clock signals and selects a clock phase to be locked according to the location of the data edge. A delay-locked loop (DLL) circuit is coupled to the phase-locked loop circuit and the oversampling phase selecting circuit, and used for comparing the data phase of the data signal with the clock phase of the selected clock signal, so as to delay the data phase of the data signal by a delay time until the data phase is locked as the clock phase.
    • 提供了使用相位选择技术的突发模式时钟和数据恢复电路。 在数据恢复电路中，使用锁相环（PLL）电路来提供多个具有时钟相位的固定时钟信号。 过采样相位选择电路耦合到锁相环电路，用于通过使用时钟信号检测接收数据信号的数据沿，并根据数据沿的位置选择要锁定的时钟相位。 延迟锁定回路（DLL）电路耦合到锁相环电路和过采样相位选择电路，并用于将数据信号的数据相位与所选择的时钟信号的时钟相位进行比较，以便延迟 数据信号的数据相位延迟一个延迟时间，直到数据相位被锁定为时钟相位。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号