专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO02071482A8 HOLLOW STRUCTURE IN AN INTEGRATED CIRCUIT AND METHOD FOR PRODUCING SUCH A HOLLOW STRUCTURE IN AN INTEGRATED CIRCUIT 审中-公开
标题翻译：中空结构，集成电路和一种用于生产中空结构在集成电路
公开(公告)号：WO02071482A8
公开(公告)日：2003-08-28
申请号：PCT/DE0200554
申请日：2002-02-15
申请人： INFINEON TECHNOLOGIES AG , PAMLER WERNER , SCHWARZL SIEGFRIED , GABRIC ZVONIMIR
发明人： PAMLER WERNER , SCHWARZL SIEGFRIED , GABRIC ZVONIMIR
IPC分类号： H01L21/768 , H01L23/522 , H01L23/532
CPC分类号： H01L23/5222 , H01L21/7682 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： The invention relates to a hollow structure (100) in an integrated circuit, comprising a first layer (101), a first layer surface (103) and webs (104) disposed thereon one beside the other, said webs including interstices (401), and a second layer (105) and a third layer (106) disposed thereon. The hollow structure further comprises a fourth layer (107) that closes some of the interstices (401), said fourth layer being disposed on the third layer (106) and having a second layer surface (108), the interstices (401) not being closed by the fourth layer (107) being filled with an electrically conducting material.
摘要翻译：在集成电路中的空腔结构（100）具有第一层（101），第一层表面（103）并在此并排腹板（104），其包括间隙（401）和第二层（105）和随后的第三层（106），具有一些间隙（401）最终第四布置在第三层（106）和第二层表面（108）在层（107），并且其中所述第四层的装置（107 ）未完成中间空间（401）填充有导电材料。

2. 发明申请

WO2002071482A3 HOHLRAUMSTRUKTUR IN EINER INTEGRIERTEN SCHALTUNG UND VERFAHREN ZUM HERSETELLEN EINER HOHLRAUMSTRUKTUR IN EINER INTEGRIERTEN SCHALTUNG 审中-公开
公开(公告)号：WO2002071482A3
公开(公告)日：2002-09-12
申请号：PCT/DE2002/000554
申请日：2002-02-15
申请人： INFINEON TECHNOLOGIES AG , PAMLER, Werner , SCHWARZL, Siegfried , GABRIC, Zvonimir
发明人： PAMLER, Werner , SCHWARZL, Siegfried , GABRIC, Zvonimir
IPC分类号： H01L23/522
摘要： Eine Hohlraumstruktur (100) in einer integrierten Schaltung weist auf eine erste Schicht (101), eine erste Schichtoberfläche (103) und auf dieser nebeneinander angeordnete Stege (104), welche Zwischenräume (401) einschliessen sowie eine zweite Schicht (105) und darauf eine dritte Schicht (106) aufweisen, mit einer einige der Zwischenräume (401) abschliessenden vierten Schicht (107), welche auf der dritten Schicht (106) angeordnet ist und eine zweite Schichtoberfläche (108) aufweist, und bei der mittels der vierten Schicht (107) nicht abgeschlossene Zwischenräume (401) mit elektrisch leitendem Material angefüllt sind.

3. 发明申请

WO1998003992A1 METHOD OF FILLING TRENCHES IN A SUBSTRATE 审中-公开
标题翻译：方法电缆沟的基板灌装
公开(公告)号：WO1998003992A1
公开(公告)日：1998-01-29
申请号：PCT/DE1997001543
申请日：1997-07-22
申请人： SIEMENS AKTIENGESELLSCHAFT , ELBEL, Norbert , GABRIC, Zvonimir , NEUREITHER, Bernhard
发明人： SIEMENS AKTIENGESELLSCHAFT
IPC分类号： H01L21/762
CPC分类号： H01L21/76224
摘要： The invention concerns a method of producing shallow trench insulation on a substrate. For insulating the active areas, the LOCOS insulation process is replaced to an increasing extent by the so-called shallow trench insulation (STI) process. The invention utilizes the selective deposition of ozone-activated CVD processes in order to fill the shallow trenches etched in a silicon substrate with silicon oxide. This eliminates the need for the application and structuring of a photoresist using a so-called Paige mask in which the generation of masks is highly complicated.
摘要翻译：为有源区的隔离日益的LOCOS隔离是由所谓的浅沟槽隔离（STI）代替。本发明利用臭氧激活的CVD工艺的选择性沉积，以填充蚀刻到硅衬底中的浅沟槽氧化硅。施加和图案具有所谓PAIGE掩模的帮助下，其特征在于，所述掩码生成是非常复杂的光致抗蚀剂，因而可以省略。

4. 发明申请

WO1998003991A2 METHOD OF PRODUCING A BURIED, LATERALLY INSULATED ZONE OF VERY HIGH CONDUCTIVITY IN A SEMICONDUCTOR SUBSTRATE 审中-公开
标题翻译：为了制造方法埋，横向隔离区电导率增加在半导体衬底
公开(公告)号：WO1998003991A2
公开(公告)日：1998-01-29
申请号：PCT/DE1997001542
申请日：1997-07-22
申请人： SIEMENS AKTIENGESELLSCHAFT , ELBEL, Norbert , GABRIC, Zvonimir , NEUREITHER, Bernhard
发明人： SIEMENS AKTIENGESELLSCHAFT
IPC分类号： H01L21/762
CPC分类号： H01L21/76224
摘要： The invention concerns a method of producing a buried, laterally insulated zone of very high conductivity in a semiconductor substrate, the method comprising the following steps: a) a substrate with a buried zone of high conductivity is prepared; b) a reference layer is applied to the substrate; c) the reference layer is structured; d) a trench is produced in the substrate; and e) the insulation material used to fill the trench is applied to the resultant structure. The reference layer is selected such that the growth rate of the trench-filling insulation material on the reference material is lower by a factor of at least two than the growth rate of the trench-filling insulating material on the trench surface which is to be covered. This trench surface to be covered generally consists of substrate material but intermediate layers can also be provided.
摘要翻译：根据本发明，在半导体衬底中提供了用于产生增加的电导率的掩埋，横向绝缘区的方法，包括以下步骤：a）提供有增加的电导率的掩埋区的基板; b）向所述基底施加参考层; c）该参考层是图案化的; d）在衬底，沟槽产生; 和e）的结构由此生产中，用于填充沟槽的绝缘材料被施加，其中这样选择所述参考层，其用于通过至少为2的因子小于的生长速率填充所述参考层上的沟槽中的绝缘材料的生长速率填充所述表面上的沟槽所使用的绝缘材料来覆盖所述沟槽的。这些被覆盖的沟槽的表面通常由基板材料构成。但它也可以是提供中间层。

5. 发明申请

WO2005071739A3 PLASMA-EXCITED CHEMICAL VAPOR DEPOSITION METHOD, SILICON/OXYGEN/NITROGEN-CONTAINING MATERIAL AND LAYERED ASSEMBLY 审中-公开
标题翻译：等离子体增强化学气相沉积工艺，硅 - 氧 - 氮 - 物质含有与层布置
公开(公告)号：WO2005071739A3
公开(公告)日：2006-03-02
申请号：PCT/DE2005000088
申请日：2005-01-22
申请人： INFINEON TECHNOLOGIES AG , GABRIC ZVONIMIR , PAMLER WERNER , SCHINDLER GUENTHER
发明人： GABRIC ZVONIMIR , PAMLER WERNER , SCHINDLER GUENTHER
IPC分类号： C23C16/30 , H01L21/314 , H01L21/764 , H01L21/768 , C23C16/40 , H01L21/76
CPC分类号： H01L21/764 , C23C16/308 , H01L21/3145 , H01L21/76801 , H01L21/76807 , H01L21/7682 , H01L23/5222 , H01L2924/0002 , H01L2924/12044 , H01L2924/00
摘要： The invention relates to a plasma-excited chemical vapor deposition method for forming a silicon/oxygen/nitrogen-containing material. The invention provides that during the supply of silicon material and oxygen material, nitrogen material is supplied while using an organic silicon precursor material.
摘要翻译：本发明涉及等离子体增强化学气相沉积工艺用于形成含有硅 - 氧 - 氮的材料，其中，所述含氮材料由硅材料和氧材料的供应过程中使用有机硅前体材料提供。

6. 发明申请

WO2003019649A3 LEITERBAHNANORDNUNG UND VERFAHREN ZUM HERSTELLEN EINER LEITERBAHNANORDNUNG 审中-公开
公开(公告)号：WO2003019649A3
公开(公告)日：2003-03-06
申请号：PCT/DE2002/002946
申请日：2002-08-09
申请人： INFINEON TECHNOLGIES AG , SCHINDLER, Günther , PAMLER, Werner , GABRIC, Zvonimir
发明人： SCHINDLER, Günther , PAMLER, Werner , GABRIC, Zvonimir
IPC分类号： H01L21/768
摘要： Eine Leiterbahnanordnung (100) weist auf ein Substrat (101) aus einem ersten Isolationsmaterial mit einer Substratoberfläche (102), mindestens zwei nebeneinander in dem Substrat (101) angeordnete Leiterbahnen (103), mit einer Pufferschicht (104) uas einem zweiten Isolationsmaterial über dem Substrat (101) und mit einer zu der Substratoberfläche (102) parallelen Pufferschichtoberfläche (105), mindestens einen zwischen den Leiterbahnen (103) angeordneten, bezüglich der Pufferschichtoberfläche (105) teifer als die Leiterbahnen (103) in das Substrat (101) hineinragenden Hohlraum (107), und eine über der Pufferschicht (104) angeordnete Deckschicht (111) aus einem dritten Isolationsmaterial, welche den Hohlraum (107) vollständig zur Pufferschichtoberfläche (105) hin abschliesst.

7. 发明申请

WO9803991A3 METHOD OF PRODUCING A BURIED, LATERALLY INSULATED ZONE OF VERY HIGH CONDUCTIVITY IN A SEMICONDUCTOR SUBSTRATE 审中-公开
标题翻译：在半导体基板中生产具有非常高电导率的平坦绝缘的绝缘区域的方法
公开(公告)号：WO9803991A3
公开(公告)日：1998-03-26
申请号：PCT/DE9701542
申请日：1997-07-22
申请人： SIEMENS AG , ELBEL NORBERT , GABRIC ZVONIMIR , NEUREITHER BERNHARD
发明人： ELBEL NORBERT , GABRIC ZVONIMIR , NEUREITHER BERNHARD
IPC分类号： H01L21/76 , H01L21/74 , H01L21/762
CPC分类号： H01L21/76224
摘要： The invention concerns a method of producing a buried, laterally insulated zone of very high conductivity in a semiconductor substrate, the method comprising the following steps: a) a substrate with a buried zone of high conductivity is prepared; b) a reference layer is applied to the substrate; c) the reference layer is structured; d) a trench is produced in the substrate; and e) the insulation material used to fill the trench is applied to the resultant structure. The reference layer is selected such that the growth rate of the trench-filling insulation material on the reference material is lower by a factor of at least two than the growth rate of the trench-filling insulating material on the trench surface which is to be covered. This trench surface to be covered generally consists of substrate material but intermediate layers can also be provided.
摘要翻译：在半导体衬底中制造增加导电性的横向绝缘掩埋区。首先，在具有增加导电性的掩埋区的基板上形成参考层。然后将参考层图案化。在衬底中产生沟槽，并且用于填充沟槽的绝缘材料被施加到由此产生的结构上。由此形成平坦的表面，因为沟槽中的生长速度快于与沟槽相邻的参考层上的生长速率。这里，参考层被选择为使得参考层上的绝缘材料的生长速率至少比要覆盖的沟槽表面上的绝缘材料的生长速率小2倍。待覆盖的沟槽表面通常由基底材料构成。然而，也可以提供中间层。

8. 发明申请

WO2006042498A1 VERFAHREN ZUM HERSTELLEN EINER SCHICHT-ANORDNUNG UND SCHICHT-ANORDNUNG 审中-公开
标题翻译：一种用于生产层排列和层排列
公开(公告)号：WO2006042498A1
公开(公告)日：2006-04-27
申请号：PCT/DE2005/001754
申请日：2005-09-30
申请人： INFINEON TECHNOLOGIE AG , GABRIC, Zvonimir , PAMLER, Werner , SCHINDLER, Guenther , STEINLESBERGER, Gernot , STICH, Andreas , TRAVING, Martin , UNGER, Eugen
发明人： GABRIC, Zvonimir , PAMLER, Werner , SCHINDLER, Guenther , STEINLESBERGER, Gernot , STICH, Andreas , TRAVING, Martin , UNGER, Eugen
IPC分类号： H01L21/768 , H01L23/522
CPC分类号： H01L23/5222 , H01L21/7682 , H01L2924/0002 , H01L2924/00
摘要： In einem Substrat werden leitfähige Strukturen eingebettet und eine erste Schicht wird auf einem Teil von Seitenwänden von jeder der leitfähigen Strukturen gebildet, wobei ein oberer Teilbereich der leitfähigen Strukturen von einer Bedeckung mit der ersten Schicht frei bleibt. Material des Substrats wird zumindest zwischen benachbarten leitfähigen Strukturen entfernt, so dass Airgaps zwischen benachbarten leitfähigen Strukturen gebildet werden, und eine isolierende zweite Schicht wird selektiv auf dem freien Teilbereich der leitfähigen Strukturen derart gebildet, dass die isolierende zweite Schicht benachbarte leitfähige Strukturen überbrückt.
摘要翻译：在衬底中的导电结构被嵌入，并且在每个导电结构的侧壁的一部分形成的第一层，其中，覆盖所述导电结构的上部保持自由与第一层。衬底的材料在相邻的导电结构之间至少被除去，从而形成相邻的导体图案之间的空气间隙，并且被选择性地形成在所述导电结构的自由部分的绝缘第二层这样的绝缘性的第二层桥接相邻的导电结构，其。

9. 发明申请

WO02091432A3 MICROELECTRONIC STRUCTURE COMPRISING A HYDROGEN BARRIER LAYER 审中-公开
标题翻译： WITH A氢阻挡层的微电子结构
公开(公告)号：WO02091432A3
公开(公告)日：2003-05-01
申请号：PCT/EP0204422
申请日：2002-04-22
申请人： INFINEON TECHNOLOGIES AG , HARTNER WALTER , GABRIC ZVONIMIR , KROENKE MATTHIAS , SCHINDLER GUENTHER
发明人： HARTNER WALTER , GABRIC ZVONIMIR , KROENKE MATTHIAS , SCHINDLER GUENTHER
IPC分类号： H01L27/04 , H01L21/02 , H01L21/822 , H01L21/8242 , H01L21/8246 , H01L23/00 , H01L27/105 , H01L27/108 , H01L27/115 , H01L21/768
CPC分类号： H01L28/55 , H01L23/564 , H01L27/11502 , H01L2924/0002 , H01L2924/00
摘要： The invention relates to a microelectronic structure, which provides improved protection of a hydrogen-sensitive dielectric against hydrogen contamination. According to the invention, the hydrogen-sensitive dielectric (14) is covered at least by an intermediate oxide (18), whose material thickness is at least five times the thickness of the hydrogen-sensitive dielectric. The intermediate oxide (18) simultaneously acts as an intermetal dielectric and is metallized on its surface for this purpose. The intermediate oxide (18), which has a sufficient thickness, absorbs the hydrogen that may be released during the deposition of a hydrogen barrier layer (22, 26), thus protecting the hydrogen-sensitive dielectric (14).
摘要翻译：建议用之前的氢污染氢敏感电介质的改进的保护微电子结构。为了这个目的，提供了氢气敏感电介质（14），以至少覆盖中间氧化物（18），其厚度为氢敏电介质的厚度的至少五倍。中间氧化物（18）同时用作金属间介电，并且因此携带在其上侧金属化。的足够厚的中间氧化物（18）吸收可能在氢阻挡层（22，26）释放的氢的沉积和保护氢敏感电介质（14）。

10. 发明申请

WO03019649A2 STRIP CONDUCTOR ARRANGEMENT AND METHOD FOR PRODUCING A STRIP CONDUCTOR ARRANGEMENT 审中-公开
标题翻译：用于生产梯子轨道布置的线路安排和方法
公开(公告)号：WO03019649A2
公开(公告)日：2003-03-06
申请号：PCT/DE0202946
申请日：2002-08-09
申请人： INFINEON TECHNOLGIES AG , SCHINDLER GUENTHER , PAMLER WERNER , GABRIC ZVONIMIR
发明人： SCHINDLER GUENTHER , PAMLER WERNER , GABRIC ZVONIMIR
IPC分类号： H01L21/768 , H01L23/522
CPC分类号： H01L23/5222 , H01L21/7682 , H01L2924/0002 , H01L2924/00
摘要： The invention relates to a conductor arrangement (100) containing a substrate (101) made from a first insulating material with a substrate surface (102), wherein at least two conductors (103) are arranged next to each other in the substrate (101). Said arrangement also comprises a buffer layer (104) made from a second insulating material arranged on the substrate (101) and a buffer layer surface (105) which is parallel to the substrate surface (102), at least one cavity (107) arranged between the conductors (103) preferably protruding deeper into the substrate (101) deeper than the conductors (103) in the substrate in relation to the buffer surface layer (105) and a covering layer made from a third insulating material (111) arranged on the buffer layer (104) and which completely closes the cavity (107) in relation to the buffer layer surface (105).
摘要翻译：互连组件（100）包括具有在基板的基板表面（102），至少两个并排（101），其布置导体轨迹的第一绝缘材料（103）的基板（101），具有缓冲层（104）的UA在第二绝缘材料基板（101）和到衬底表面（102）平行的缓冲层表面（105），设置在所述导体轨迹（103）之间的至少一个相对于所述缓冲层的表面（105）Teifer作为在基板（101）的导体条迹（103）突出到腔体（107），和在所述缓冲层（104）布置成覆盖封闭朝向所述空腔（107）的第三绝缘材料层（111）完全地与缓冲层表面（105）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式