专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6007230B2 直交周波数分割多重通信における電力節減装置有权
标题翻译：在正交频分复用通信的节电装置
公开(公告)号：JP6007230B2
公开(公告)日：2016-10-12
申请号：JP2014235502
申请日：2014-11-20
申请人：エフシーアイインク , FCI INC
发明人：ファンチャンイク
IPC分类号： H04N19/423 , H04N19/88 , H04L1/00 , H04J11/00 , H03M13/27

2. 发明专利

JP2016040897A 直交周波数分割多重通信における電力節減装置有权
标题翻译：正交频分多通道通信中的节能设备
公开(公告)号：JP2016040897A
公开(公告)日：2016-03-24
申请号：JP2014235502
申请日：2014-11-20
申请人：エフシーアイインク , FCI INC
发明人：ファンチャンイク
IPC分类号： H04N19/423 , H04N19/88 , H04L1/00 , H04J11/00 , H03M13/27
摘要：【課題】OFDM通信におけるインターリービングまたはデインターリービング時、メモリアクセスタイミングを予測できるようにし、メモリに備えられたパワーダウンモードを適時に稼動させることによって、電力を節減する電力節減装置を提供する。【解決手段】デジタルデータ送信装置は、入力されたビットストリームを符号化した符号化データを生成する符号化部、符号化データを、時間的に可変する相対的な可変メモリ住所を生成し、可変メモリ住所に基づいてインターリービングデータを生成するインターリーバー部を含む。インターリーバー部は、複数のメモリユニットで構成されたタイムインターリーバーメモリを含み、タイムインターリーバーメモリは、インターリーバー部で生成した可変メモリ住所を用いて各メモリユニットの使用時点を予測し、未使用メモリユニットに対して予測される次の使用時点まで電力節減モードを稼動させる。【選択図】図9
摘要翻译：要解决的问题：为了提供能够预测OFDM通信中的交织或解交织时的存储器访问定时的省电装置，以省电模式及时地操作存储器，从而节省功率。解决方案：数字数据发送装置包括：编码单元，用于生成通过对输入比特流进行编码而获得的编码数据; 以及交织器单元，用于生成针对编码数据随时间变化的可变相对存储器地址，以及用于基于可变存储器地址产生交织数据。交织器单元包括包括多个存储器单元的时间交织器存储器。时间交织器存储器使用由交织器单元生成的可变存储器地址来预测使用每个存储器的时间点，并且具有未使用的存储器单元在省电模式下操作，直到预测的下一个使用时间点为止。图9

3. 发明专利

JP2015091124A 高線形特性を有する低雑音増幅器审中-公开
公开(公告)号：JP2015091124A
公开(公告)日：2015-05-11
申请号：JP2014078501
申请日：2014-04-07
申请人： FCI INC
发明人： KO DONG HYUN , HWANG MYUNG WOON
IPC分类号： H03F1/32 , H03F1/26 , H03F3/18 , H03F3/68
摘要：【課題】入力参照2次インターセプトポイント(IIP2)と雑音指数(NF)を改善する高線形特性を有する低雑音増幅器(LNA)を提供する。【解決手段】信号入力部110は、入力信号の単一入力を直流ブロッキングのためのキャパシタC1、C2を用いて同じ位相の信号をそれぞれ第1増幅器gm1の第1電流引込端(ソース)と第2増幅器gm2の第2電流引出端(ソース)に印加する。低雑音増幅器100の信号入力部が第1増幅器及び第2増幅器に分けられて入力を受けることは、2次相互変調歪と雑音指数を改善するためである。信号入力部は、第1バイアス回路112及び第2バイアス回路114を備える。信号入力部の第1バイアス回路及び第2バイアス回路と一つの入力信号がそれぞれ接続される。【選択図】図1

4. 发明专利

JP2016091530A マルチチップシステムにおける各チップ間のクロック信号の位相差補償方法及び装置有权
标题翻译：用于补偿多芯片系统中芯片和芯片之间的时钟信号的相位差的方法和装置
公开(公告)号：JP2016091530A
公开(公告)日：2016-05-23
申请号：JP2014254699
申请日：2014-12-17
申请人：エフシーアイインク , FCI INC
发明人：ファンチャンイク , チョンヨンイル
IPC分类号： G06F13/42
摘要：【課題】本発明は、マルチチップシステムでそれぞれのチップの間で通信することにおいて、クロック信号の送受信がなくても通信が可能になるように、それぞれのチップ間のクロック信号の位相を補償する方法及び装置を提供する。【解決手段】マルチスレーブチップシステムにおいて、各スレーブチップ間のクロックの位相差を補償するための方法において、送信チップから送信チップ内部のクロック信号の位相に同期された第1の基準信号を受信する第1の過程;前記第1の基準信号を受信チップ内部のクロック信号の位相に同期した第2の基準信号を生成する第2の過程;前記第1の過程で受信した複数の第1の基準信号をそれぞれ互いに異なる位相に同期した複数の基準信号を生成する第3の過程;及び前記第3の過程で生成された複数の基準信号を前記第2の基準信号と比較し、前記第3の過程で前記複数の基準信号のそれぞれを同期する位相を変更するように制御する第4の過程;を含むクロックの位相差補償方法を構成する。【選択図】図3a
摘要翻译：要解决的问题：提供一种用于补偿各个芯片之间的时钟信号的相位的方法和装置，以便即使在不发送或接收时钟信号的情况下也能够在多芯片系统中的各个芯片之间的通信中进行通信解决方案：一种用于补偿多从芯片系统中的相应副芯片之间的时钟相位差的方法，包括：第一处理，从传输芯片接收与传输芯片内的时钟信号的相位同步的第一参考信号 ; 产生第二参考信号的第二处理，其中第一参考信号与接收芯片内的时钟信号的相位同步; 产生多个参考信号的第三过程，其中在第一过程中接收的多个第一参考信号与彼此不同的相位同步; 以及将在第三处理中生成的多个参考信号与第二参考信号进行比较的第四处理，并且执行控制以改变在第三处理中同步多个参考信号中的每一个的相位。图3a

5. 发明专利

JP2014197828A 整数周波数オフセット推定方法及び裝置有权
标题翻译：整数频偏估计方法和装置
公开(公告)号：JP2014197828A
公开(公告)日：2014-10-16
申请号：JP2013200577
申请日：2013-09-26
申请人：エフシーアイアイエヌシー , Fci Inc , エフシーアイアイエヌシー
发明人： BAN JAE JUN
IPC分类号： H04J11/00
摘要：【課題】送信機から伝送された伝送信号の整数周波数オフセット(Integer Frequency Offset、IFO)を、効率的に推定する裝置を提供する。【解決手段】伝送信号のパイロット配置を基礎として手始めパイロットが位置する周波数軸インデックスのモジュロ値を推定するパイロットの手始めインデックス・モジュロ値推定部110と、前記モジュロ値に該当する周波数軸インデックスを探索して整数周波数オフセットを推定する整数周波数オフセット探索部130とを含む。【選択図】図5
摘要翻译：要解决的问题：提供一种有效地估计从发送器发送的发送信号的整数频率偏移（IFO）的装置。解决方案：该装置包括：估计模值的导频的起始索引模值估计部分110 基于发送信号的导频配置，启动导频被定位的频率轴索引; 以及通过搜索与模数值对应的频率轴索引来估计整数频率偏移的整数频率偏移搜索部分130。

6. 发明专利

JP2020092405A 無線通信制御装置および無線通信制御方法审中-公开
公开(公告)号：JP2020092405A
公开(公告)日：2020-06-11
申请号：JP2019165121
申请日：2019-09-11
申请人： FCI INC
发明人： PARK CHANG-HAWN
IPC分类号： H04W48/20 , H04W76/10 , H04W84/12
摘要：【課題】モノのインターネットデバイスの無線インターネットセットアップのための無線通信制御装置を提供する。【解決手段】無線通信制御装置において、1次的にアプリケーション(Application)を基にユーザ端末と接続し、モノのインターネットデバイスのセットアップをサポートし、アプリケーション基盤のセットアップに失敗する場合、2次的にAPモード(AP Mode)を基にユーザ端末と接続し、モノのインターネットデバイスの無線インターネットセットアップをサポートする。上記過程をサポートしていない無線通信制御装置の場合は、プロビジョニングAPのコンカレントモードを基に簡単なセットアップをサポートする。【選択図】図3

7. 发明专利

JP6043837B2 OFDMシンボルを同期化する方法有权
标题翻译：如何同步OFDM符号
公开(公告)号：JP6043837B2
公开(公告)日：2016-12-14
申请号：JP2015111647
申请日：2015-06-01
申请人：エフシーアイインク , FCI INC
发明人：バンジェジュン
IPC分类号： H04J11/00

8. 发明专利

JP2015091123A 二重帯域低雑音増幅器审中-公开
公开(公告)号：JP2015091123A
公开(公告)日：2015-05-11
申请号：JP2014055849
申请日：2014-03-19
申请人： FCI INC
发明人： KO DONG HYUN
IPC分类号： H03F1/26 , H03F3/68 , H04B1/18
摘要：【課題】二重帯域低雑音増幅器を提供する。【解決手段】入力端にRFスイッチを設けることなく二重帯域(Dual Band)を支援する低雑音増幅器(LNA)であって、2−ポート入力(2−Port Input)端に同じ入力信号を印加することにより、雑音指数(NF)を改善することのできる二重帯域低雑音増幅器である。【選択図】図1

9. 发明专利

JP6371876B1 電力検出器(Power Detector) 有权
公开(公告)号：JP6371876B1
公开(公告)日：2018-08-08
申请号：JP2017034061
申请日：2017-02-24
申请人：エフシーアイインク , FCI INC
发明人：ゴドンヒョン
IPC分类号： H03D1/18
摘要：【課題】低電源電圧で動作し、工程の変化及び温度の変化によるエラーを最小化する電力検出器を提供する。【解決手段】電力検出モジュール210a、bの一端は入力端及びキャリブレーションモジュール230a、bとそれぞれ連結されて、電力検出モジュールの他端はフィルター部220a、bと連結される。電力検出モジュールの一端は、キャリブレーションモジュールの出力と連結されて、キャリブレーションモジュールから出力されるキャリブレーション信号を印加されて増幅する。電力検出モジュールは、第1ステージ312、第2ステージ314、第3ステージ316、電流源330、第4のP型増幅器340及び第3のP型増幅器350を含む。第1、2、3ステージは、入力信号を印加されて増幅した出力信号を出力する。第1ステージと第2ステージは並列に連結されて、第2ステージの出力が第3ステージに入力される。【選択図】図3

10. 发明专利

JP6013440B2 マルチチップシステムにおける各チップ間のクロック信号の位相差補償方法及び装置有权
标题翻译：相位差补偿方法和装置，在多芯片系统中的芯片之间的时钟信号
公开(公告)号：JP6013440B2
公开(公告)日：2016-10-25
申请号：JP2014254699
申请日：2014-12-17
申请人：エフシーアイインク , FCI INC
发明人：ファンチャンイク , チョンヨンイル
IPC分类号： G06F13/42

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式