专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2005071737A1 INTEGRIERTE SCHALTUNG MIT LATERALER DIELEKTRISCHER ISOLATION AKTIVER BEREICHE ÜBER ELEKTRISCH KONTAKTIERTEM VERGRABENEM MATERIAL UND HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：随着电动接触被埋材料和方法，横向电介质隔离活跃的地区集成电路
公开(公告)号：WO2005071737A1
公开(公告)日：2005-08-04
申请号：PCT/EP2005/000571
申请日：2005-01-21
申请人： ATMEL GERMANY GMBH , DUDEK, Volker
发明人： DUDEK, Volker
IPC分类号： H01L21/74
CPC分类号： H01L21/763 , H01L21/76286
摘要： Vorgestellt wird eine Integrierte Schaltung mit einer ersten Schicht (12) aus aktivem Halbleitermaterial, die sich längs einer ersten Seite (14) einer vergrabenen Schicht (16) erstreckt; und mit Grabenstrukturen (18, 38), die die Schicht (12) aus aktivem Halbleitermaterial durchschneiden und die dielektrische Wandbereiche (42, 44) aufweisen, wobei die dielektrischen Wandbereiche (42, 44) Teilbereiche (52, 54, 56) der Schicht (12) aus aktivem Halbleitermaterial in lateraler Richtung elektrisch voneinander isolieren, und wobei die Grabenstrukturen (18, 38) ferner erste innere Bereiche (46) aufweisen, die mit elektrisch leitfähigem Material ausgefüllt ist und die vergrabene Schicht (16) elektrisch leitend kontaktieren. Die Integrierte Schaltung zeichnet sich dadurch aus, dass erste Wandbereiche (42) der Grabenstrukturen (18, 38) die vergrabene Schicht (16) vollständig durchschneiden und zweite Wandbereiche (44) der Grabenstrukturen (18, 38) in die vergrabene Schicht (16) hineinreichen, ohne sie vollständig zu schneiden. Ferner wird ein Verfahren zur Herstellung einer solchen Integrierten Schaltung angegeben.
摘要翻译：提供了一种包含有源半导体材料的第一层（12），其沿着第一侧（14）延伸的掩埋层（16）的集成电路; 和严重结构（18，38）切穿有源半导体材料的层（12），和电介质壁部分（42，44），其中，所述电介质壁部分（42，44）的部分（52，54，56）（该层 12）在横向方向上的有源半导体材料的彼此电绝缘，并且其中所述的严重的结构（18，38）还包括第一内部分填充有导电材料并接触所述掩埋层（16（46））是导电的。该集成电路的特征在于，所述严重的结构（18，38）的第一壁部（42），所述掩埋层（16）完全穿过切割和在所述埋层的严重结构（18，38）的第二壁部（44）（16）延伸不完全切断他们。此外，提供了用于制造这种集成电路的方法。

2. 发明申请

WO0101455A3 CHIP WITH PROTRUDING MICROELECTRODES AND METHOD FOR THE PRODUCTION THEREOF 审中-公开
标题翻译： CHIP LTV以上微电极和方法生产同样
公开(公告)号：WO0101455A3
公开(公告)日：2002-10-10
申请号：PCT/EP0004905
申请日：2000-05-30
申请人： STUTTGART MIKROELEKTRONIK , DUDEK VOLKER , GRAF HEINZ GERHARD , GRAF MICHAEL , HOEFFLINGER BERND
发明人： DUDEK VOLKER , GRAF HEINZ GERHARD , GRAF MICHAEL , HOEFFLINGER BERND
IPC分类号： H01L21/20 , H01L21/285 , H01L23/485 , A61N1/36
CPC分类号： H01L24/10 , H01L21/02381 , H01L21/02532 , H01L21/02576 , H01L21/02579 , H01L21/0262 , H01L21/02639 , H01L21/28525 , H01L24/13 , H01L2224/13 , H01L2224/13099 , H01L2924/01005 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/0102 , H01L2924/01022 , H01L2924/01023 , H01L2924/01029 , H01L2924/01032 , H01L2924/01052 , H01L2924/01061 , H01L2924/01068 , H01L2924/01074 , H01L2924/01079 , H01L2924/00
摘要： Disclosed is a method for the production of microelectrodes (22) on a chip (10). The inventive method consists of the following: a passivating layer is initially applied to the surface (12) of a substrate (10) with the exception of certain areas (18) thereof. This is followed by selective epitactic crystal growth on said areas (18) of the chip in order to produce protruding microelectrodes (22) which can be doped in such a way as to exhibit sufficient conductivity. The inventive method can be integrated into a CMOS process in order to produce a large number of microscopically small microelectrodes which protrude from the surface of the chip and which can be directly combined with control circuits which are produced on the chip as part of the CMOS process.
摘要翻译：提供了一种用于在所述第一基片（10）的钝化层（16）的表面（12）上设置的芯片（10）上生产微电极（22）的方法被施加，所述选定部分（18）凹入。这之后是在芯片（10）以产生空间突出微电极（22）的所选择的区域（18）选择性外延晶体生长掺杂了足够的导电性的目的。本发明的方法可以集成在一个CMOS工艺产生大量微观小的，从芯片微电极的表面，其可以与形成在芯片上作为CMOS工艺的一部分的控制电路被直接结合在空间上突出的是。

3. 发明申请

WO2007018896A3 REDUCED ELECTRIC FIELD DMOS USING SELF-ALIGNED TRENCH ISOLATION 审中-公开
标题翻译：使用自对准TRENCH隔离的减少电场DMOS
公开(公告)号：WO2007018896A3
公开(公告)日：2008-06-19
申请号：PCT/US2006026765
申请日：2006-07-10
申请人： ATMEL CORP , MILLER GAYLE W JR , DUDEK VOLKER , GRAF MICHAEL
发明人： MILLER GAYLE W JR , DUDEK VOLKER , GRAF MICHAEL
IPC分类号： H01L21/76
CPC分类号： H01L29/7824 , H01L21/823481 , H01L29/0653 , H01L29/0847 , H01L29/086 , H01L29/42368 , H01L29/66659 , H01L29/66689 , H01L29/7835
摘要： A method of fabricating an electronic device and the resulting electronic device. The method includes forming a gate oxide (217) on an uppermost side of a silicon-on-insulator substrate (201, 203, 205); forming a first polysilicon layer (219) over the gate oxide (217); and forming a first silicon dioxide layer (221) over the first polysilicon layer (219). A first silicon nitride layer (223) is then formed over the first silicon dioxide layer (221) followed by a second silicon dioxide layer. Shallow trenches are etched through all preceding dielectric layers and into the SOI substrate (201, 203, 205). The etched trenches are filled with another dielectric layer (e.g., silicon dioxide) (239) and planarized. Each of the preceding dielectric layers are removed, leaving an uppermost sidewall area of the dielectric layer exposed for contact with a later-applied polysilicon gate area. Formation of the sidewall area assures a full-field oxide thickness thereby producing a device with a reduced-electric field and a reduced capacitance between gate and drift regions.
摘要翻译：一种制造电子装置的方法和所得到的电子装置。该方法包括在绝缘体上硅衬底（201,203,205）的最上侧形成栅氧化层（217）。在所述栅极氧化物（217）上形成第一多晶硅层（219）; 以及在所述第一多晶硅层（219）上形成第一二氧化硅层（221）。然后在第一二氧化硅层（221）上形成第一氮化硅层（223），随后形成第二二氧化硅层。通过所有以前的介电层蚀刻浅沟槽并进入SOI衬底（201,203,205）。蚀刻的沟槽用另一个介电层（例如二氧化硅）（239）填充并平坦化。去除每个前述电介质层，留下电介质层的最上面的侧壁区域暴露以与稍后施加的多晶硅栅极区域接触。侧壁区域的形成确保全场氧化物厚度，从而产生具有减小的电场和栅极和漂移区域之间的减小的电容的器件。

4. 发明申请

WO2007018896A2 REDUCED ELECTRIC FIELD DMOS USING SELF-ALIGNED TRENCH ISOLATION 审中-公开
标题翻译：使用自对准TRENCH隔离的减少电场DMOS
公开(公告)号：WO2007018896A2
公开(公告)日：2007-02-15
申请号：PCT/US2006/026765
申请日：2006-07-10
申请人： ATMEL CORPORATION , MILLER, Gayle, W., Jr. , DUDEK, Volker , GRAF, Michael
发明人： MILLER, Gayle, W., Jr. , DUDEK, Volker , GRAF, Michael
IPC分类号： H01L29/00
CPC分类号： H01L29/7824 , H01L21/823481 , H01L29/0653 , H01L29/0847 , H01L29/086 , H01L29/42368 , H01L29/66659 , H01L29/66689 , H01L29/7835
摘要： A method of fabricating an electronic device and the resulting electronic device. The method includes forming a gate oxide (217) on an uppermost side of a silicon-on-insulator substrate (201, 203, 205); forming a first polysilicon layer (219) over the gate oxide (217); and forming a first silicon dioxide layer (221) over the first polysilicon layer (219). A first silicon nitride layer (223) is then formed over the first silicon dioxide layer (221) followed by a second silicon dioxide layer. Shallow trenches are etched through all preceding dielectric layers and into the SOI substrate (201, 203, 205). The etched trenches are filled with another dielectric layer (e.g., silicon dioxide) (239) and planarized. Each of the preceding dielectric layers are removed, leaving an uppermost sidewall area of the dielectric layer exposed for contact with a later-applied polysilicon gate area. Formation of the sidewall area assures a full-field oxide thickness thereby producing a device with a reduced-electric field and a reduced capacitance between gate and drift regions.
摘要翻译：一种制造电子装置的方法和所得到的电子装置。该方法包括在绝缘体上硅衬底（201,203,205）的最上侧形成栅氧化层（217）。在所述栅极氧化物（217）上形成第一多晶硅层（219）; 以及在所述第一多晶硅层（219）上形成第一二氧化硅层（221）。然后在第一二氧化硅层（221）上形成第一氮化硅层（223），随后形成第二二氧化硅层。通过所有以前的介电层蚀刻浅沟槽并进入SOI衬底（201,203,205）。蚀刻的沟槽用另一个介电层（例如二氧化硅）（239）填充并平坦化。去除每个前述电介质层，留下电介质层的最上面的侧壁区域暴露以与稍后施加的多晶硅栅极区域接触。侧壁区域的形成确保全场氧化物厚度，从而产生具有减小的电场和栅极和漂移区域之间的减小的电容的器件。

5. 发明申请

WO1993013547A2 INTEGRATED CIRCUIT 审中-公开
标题翻译：集成电路
公开(公告)号：WO1993013547A2
公开(公告)日：1993-07-08
申请号：PCT/DE1992001090
申请日：1992-12-30
申请人： HÖFFLINGER, Bernd , DUDEK, Volker
IPC分类号： H01L0
CPC分类号： H01L27/0922 , H01L2924/0002 , H01L2924/00
摘要： The description relates to an integrated circuit with at least two active components such as transistors, having the following features: there is a highly conductive substrate connected to one pole of a power supply; on one main surface of the substrate is applied a semiconducting layer which is electrically insulated from the substrate and divided into individual regions by lateral insulating regions; an active component, e.g. a transistor of any type of conductivity, is fitted in each of the regions; lateral deep diffusion regions in a semiconducting layer form a conductive connection between the highly conductive substrate and the corresponding regions of the active components.
摘要翻译：具有至少两个有源部件例如晶体管的集成电路被描述为具有以下特征：提供高导电性衬底，其连接到电源电压源的极; 在衬底的主表面上沉积半导体层，该半导体层与衬底电绝缘并且由于存在横向隔离区而被细分成若干区域; 在每个域中设置至少一个有源部件，例如任何类型的导电的晶体管; 注入到半导体层中的横向散射区域在高导电性基底和活性组分的相应区域之间建立导电结合。

6. 发明申请

WO2007030231A3 REGISTRATION MARK WITHIN AN OVERLAP OF DOPANT REGIONS 审中-公开
公开(公告)号：WO2007030231A3
公开(公告)日：2007-03-15
申请号：PCT/US2006/029752
申请日：2006-07-28
申请人： ATMEL CORPORATION , DIETZ, Franz , DUDEK, Volker , GRAF, Michael , SCHWANTES, Stefan , MILLER, Gayle, W.
发明人： DIETZ, Franz , DUDEK, Volker , GRAF, Michael , SCHWANTES, Stefan , MILLER, Gayle, W.
IPC分类号： H01L21/30 , H01L21/76 , H01L23/544 , H01L27/01
摘要： A registration mark, in integrated circuit technology, is formed by a first etching of a first mask layer (205) on top of an ONO stack (120, 125, 130) . After a first region (210) is doped, a second etching occurs at first etching sites (305) in the uppermost oxide layer (130) of the ONO stack forming a first alignment artifact (510b) . A second mask layer (405) is applied after removing the first mask layer. A second doping (515) occurs at second mask layer etching sites (510a) to maintain clearance between the two doped regions (210, 515) within active areas and provide an overlap (520) of the two doped regions in a frame area. At the overlap of the two wells, further etchings remove remaining layers of the ONO stack and remove silicon (605) from the upper most layer of the semiconductor forming a second registration mark (710) , which may be covered by a protective layer (720) .

7. 发明申请

WO2006066755A1 VERFAHREN ZUR HERSTELLUNG VON DEEP-TRENCH-STRUKTUREN 审中-公开
标题翻译：用于生产深槽结构
公开(公告)号：WO2006066755A1
公开(公告)日：2006-06-29
申请号：PCT/EP2005/013359
申请日：2005-12-13
申请人： ATMEL GERMANY GMBH , DIETZ, Franz , DUDEK, Volker , GRAF, Michael , HOFFMANN, Thomas
发明人： DIETZ, Franz , DUDEK, Volker , GRAF, Michael , HOFFMANN, Thomas
IPC分类号： H01L21/762
CPC分类号： H01L21/76224
摘要： Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Deep-Trench-Strukturen in einer STI-Struktur eines Halbleiterkörpers, mit den aufeinander folgenden Prozessschritten: Nach einem flächige Auffüllen von im Halbleiterkörper eingebrachten STI-Ausnehmungen mit einem ersten Füllmaterial wird zur Einebnung des aufgebrachten Füllmaterials und zur Erzeugung der STI-Struktur eine erste Oberfläche einer Halbleiterstruktur einem CMP-Prozess unterzogen; Die so erzeugte, eingeebnete STI-Struktur wird strukturiert; Unter Verwendung der strukturierten, eingeebneten STI-Struktur als Hartmaske wird im Bereich dieser STI-Struktur zumindest ein tiefer Graben zur Erzeugung der Deep-Trench-Strukturen geätzt.
摘要翻译：本发明涉及一种用于在半导体本体中的浅沟槽隔离结构的制造深沟槽结构的方法，包括连续的工艺步骤：在半导体本体中推出的二维填充之后STI-凹部与第一填充材料是用于调平施加填充材料和进行生成STI结构，半导体结构的CMP工艺的第一表面上; 这样产生的，调节水平的STI结构进行图案化; 利用图案化的，平面化STI结构作为硬掩模，至少用于形成深沟槽结构的深沟槽在该STI结构的区域进行蚀刻。

8. 发明申请

WO2006037526A2 LATERALER DMOS-TRANSISTOR UND VERFAHREN ZU SEINER HERSTELLUNG 审中-公开
标题翻译：横向DMOS晶体管及其制造方法
公开(公告)号：WO2006037526A2
公开(公告)日：2006-04-13
申请号：PCT/EP2005/010455
申请日：2005-09-28
申请人： ATMEL GERMANY GMBH , DIETZ, Franz , DUDEK, Volker , HOFFMANN, Thomas , GRAF, Michael , SCHWANTES, Stefan
发明人： DIETZ, Franz , DUDEK, Volker , HOFFMANN, Thomas , GRAF, Michael , SCHWANTES, Stefan
IPC分类号： H01L29/78 , H01L29/423 , H01L21/336
CPC分类号： H01L29/66659 , H01L29/42368 , H01L29/66681 , H01L29/7816 , H01L29/7835
摘要： Vorgestellt wird ein lateraler DMOS-Transistor (10) mit einer MOS-Diode aus Halbleitermaterial eines ersten Leitfähigkeitstyps, einem Source-Bereich (16) eines zweiten Leitfähigkeitstyps und einem Drain-Bereich (18) eines zweiten Leitfähigkeitstyps, der von der MOS-Diode durch eine Driftregion aus Halbleitermaterial eines zweiten Leitfähigkeitstyps getrennt ist, die wenigstens teilweise durch eine dielektrische Gate-Schicht (28) bedeckt ist, die auch das Halbleitermaterial der MOS-Diode bedeckt, wobei die dielektrische Gate-Schicht (28) einen ersten Bereich (38) einer ersten Dicke (40) und. einen zweiten Bereich (42) einer zweiten Dicke (44) aufweist, wobei der erste Bereich (38) Halbleitermaterial der MOS-Diode abdeckt und der zweite Bereich (42) auf der Driftregion liegt. Der DMOS-Transistor (10) zeichnet sich dadurch aus, dass ein Übergang von der ersten Dicke (40) auf die zweite Dicke (44) so erfolgt, dass ein der MOS-Diode zugewandter Randbereich der Driftregion bereits unter dem zweiten Bereich (42) der Gate-Schicht (28) liegt. Ferner werden Verfahren zur Herstellung solcher DMOS-Transistoren (10) vorgestellt.
摘要翻译：呈现为具有由第二导电型的第二导电类型的由MOS二极管形成的第一导电类型，源极区（16）和漏区（18）的半导体材料制成的MOS二极管的横向DMOS晶体管（10）的第二导电类型的半导体材料的漂移区通过介电栅极层（28）分离的至少部分地被覆盖，也与MOS二极管的半导体材料覆盖，其中，所述栅极电介质层（28）包括第一区域（38）第一厚度（40）和。的第二厚度（44），其中所述第一区域（38）覆盖所述MOS二极管和所述第二区域（42）的半导体材料位于所述漂移区的第二区域（42）。所述DMOS晶体管（10）的特征在于，从所述第一厚度（40）上的第二厚度（44）的过渡是这样的，所述漂移区的MOS二极管的边缘区域的已经在第二区域中的对向（42）栅极层（28）。此外，用于制备这样的DMOS晶体管（10）的方法被呈现。

9. 发明申请

WO2006133888A1 HALBLEITERSCHUTZSTRUKTUR FÜR EINE ELEKTROSTASTISCHE ENTLADUNG 审中-公开
标题翻译：半导体保护结构的放ELEKTROSTASTISCHE
公开(公告)号：WO2006133888A1
公开(公告)日：2006-12-21
申请号：PCT/EP2006/005637
申请日：2006-06-13
申请人： ATMEL GERMANY GMBH , DIETZ, Franz , DUDEK, Volker , GRAF, Michael , KLAUSSNER, Manfred
发明人： DIETZ, Franz , DUDEK, Volker , GRAF, Michael , KLAUSSNER, Manfred
IPC分类号： H01L27/02
CPC分类号： H01L27/0259 , H01L27/0266
摘要： Halbleiterschutzstruktur (10) geeignet für eine elektrostatische Entladung - mit einem ersten Teilbereich (12) der einen ersten Bipolartransistor zur Ableitung der elektrostatischen Entladung aufweist, und - mit einem zweiten Teilbereich (14a, 14b), der einen zweiten Bipolartransistor aufweist, - wobei der erste Bipolartransistor und der zweite Bipolartransistor parallel geschaltet, so dass auch beide Emitterhalbleitergebiete (44, 44' ) und beide Kollektorhalbleitergebiete (16, 16' ) des ersten Bipolartransistors und des zweiten Bipolartransistors jeweils miteinander leitfähig verbunden sind, - wobei ein erstes Basishalbleitergebiet (34, 46, 42) des ersten Bipolartransistors an ein zweites Basishalbleitergebiet (34' , 46' , 42' ) des zweiten Bipolartransistors grenzt, - wobei das erste Basishalbleitergebiet (34, 46, 42) des ersten Bipolartransistors und das zweite Basishalbleitergebiet (34' , 46' , 42' ) des zweiten Bipolartransistors einen selben Leitungstyp aufweisen, bei der - eine erste Kollektor-Basis-Diode des ersten Bipolartransistors eine größere Durchbruchspannung aufweist als eine Kollektor-Basis-Diode des zweiten Bipolartransistors und/oder - der erste Bipolartransistor eine größere Stromverstärkung aufweist als der zweite Bipolartransistor.
摘要翻译：半导体结构（10），适合于静电放电 - 与具有第一双极晶体管用于排出静电，和一个第一部分（12） - 一个第二部分（14A，14B）具有第二双极型晶体管， - 所述第一并联连接的双极晶体管和第二双极晶体管，使得两个发射极半导体区域（44，44“）和两个集电极的半导体区域（16，16”的第一双极晶体管和第二双极晶体管的）分别导电地连接到彼此， - 其中第一基半导体区域（34，46 ，42）‘的第二双极型晶体管的边界）， - 其中，所述第一双极晶体管的第一基半导体区域（34，46，42）和所述第二基半导体区域（34’，第一双极晶体管到第二基站的半导体区域（34“ 46' ，42的，46” ，42“）具有相同的导电类型的第二双极晶体管的，其特征在于， - 一个第一双极晶体管电子第一集电极 - 基极二极管具有比所述第二双极晶体管和/或的集电极 - 基极二极管更高的击穿电压 - 第一双极晶体管的电流增益比第二双极型晶体管更大。

10. 发明申请

WO2006037526A3 LATERAL DMOS-TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF 审中-公开
标题翻译：横向DMOS晶体管及其制造方法
公开(公告)号：WO2006037526A3
公开(公告)日：2006-09-28
申请号：PCT/EP2005010455
申请日：2005-09-28
申请人： ATMEL GERMANY GMBH , DIETZ FRANZ , DUDEK VOLKER , HOFFMANN THOMAS , GRAF MICHAEL , SCHWANTES STEFAN
发明人： DIETZ FRANZ , DUDEK VOLKER , HOFFMANN THOMAS , GRAF MICHAEL , SCHWANTES STEFAN
IPC分类号： H01L29/78 , H01L21/336 , H01L29/423
CPC分类号： H01L29/66659 , H01L29/42368 , H01L29/66681 , H01L29/7816 , H01L29/7835
摘要： The invention relates to a lateral DMOS-transistor (10) comprising a MOS-diode made of a semi-conductor material of a first type of conductivity, a source-area (16) of a second type of conductivity and a drain-area (18) of a second type of conductivity which is separated from the MOS-diode by a drift region made of a semi-conductor material of a second type of conductivity which is at least partially covered by a dielectric gate layer (28) which also covers the semi-conductor material of the MOS-diode. The dielectric gate-layer (28) comprises a first region (38) of a first thickness (40) and a second region (42) of a second thickness (44).The first region (38) covers the semi-conductor material of the MOS-diode and the second region (42) is arranged on the drift region. The DMOS-transistor (10) is characterised in that a transition takes place from the first thickness (40) to the second thickness (44) such that an edge area of the drift region which is oriented towards the MOS-diode is arranged below the second area (42) of the gate layer (28). The invention also relates to a method for the production of said types of DMOS-transistors (10).
摘要翻译：呈现为具有由第二导电型的第二导电类型的由MOS二极管形成的第一导电类型，源极区（16）和漏区（18）的半导体材料制成的MOS二极管的横向DMOS晶体管（10）第二导电类型的半导体材料的漂移区至少部分地被也覆盖MOS二极管的半导体材料的栅极电介质层（28）覆盖，栅极电介质层（28）具有第一区域（38）第一厚度（40）和。具有第二厚度（44）的第二区域（42），其中第一区域（38）覆盖MOS二极管的半导体材料并且第二区域（42）位于漂移区域上。所述DMOS晶体管（10）的特征在于，从所述第一厚度（40）上的第二厚度（44）的过渡是这样的，所述漂移区的MOS二极管的边缘区域的已经在第二区域中的对向（42）栅极层（28）被定位。此外，呈现了用于制造这种DMOS晶体管（10）的方法。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式