专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2006132036A1 Ａ／Ｄ変換器审中-公开
标题翻译： A / D转换器
公开(公告)号：WO2006132036A1
公开(公告)日：2006-12-14
申请号：PCT/JP2006/308286
申请日：2006-04-20
申请人：松下電器産業株式会社 , 中順一 , 須志原公治
发明人：中順一 , 須志原公治
IPC分类号： H03M1/36 , H03F1/32 , H03G3/30
CPC分类号： H03M1/0604 , H03M1/204 , H03M1/365
摘要：　Ａ／Ｄ変換器において、各々のプリアンプ１０２には、プリアンプゲイン調整回路１０９が備えられる。このプリアンプゲイン調整回路１０９は、プリアンプ１０２の正負出力電位差が基準電位を超えた時にのみ、プリアンプ１０２のゲインを抑制し、プリアンプの正負出力電位差を制限する。従って、Ａ／Ｄ変換器の入力信号の周波数が高い状況において、製造プロセスばらつきや温度変動、電源電圧変動などによってプリアンプのゲインが高くなっても、プリアンプの出力歪が発生し難くしなって、Ａ／Ｄ変換器の特性劣化が抑制される。
摘要翻译：在A / D转换器中，每个前置放大器（102）设置有前置放大器增益调整电路（109）。仅当来自前置放大器（102）的正和负输出之间的电位差超过参考电位时，前置放大器增益调整电路（109）才能抑制前置放大器（102）的增益，并且限制来自前置放大器的正和负输出之间的电位差。因此，在A / D转换器的输入信号的频率高的状态下，即使由于制造过程，温度变化，电源电压变化等的变化，前置放大器的增益高，输出不容易产生前置放大器的应变，并且抑制A / D转换器的特性劣化。

2. 发明申请

WO2008026440A1 Ａ／Ｄ変換器审中-公开
标题翻译： A / D转换器
公开(公告)号：WO2008026440A1
公开(公告)日：2008-03-06
申请号：PCT/JP2007/065698
申请日：2007-08-10
申请人：松下電器産業株式会社 , 重森雅和 , 須志原公治 , 村田健治
发明人：重森雅和 , 須志原公治 , 村田健治
IPC分类号： H03M1/08
CPC分类号： H03M1/0624 , H03M1/206 , H03M1/365
摘要：　従来のＡ／Ｄ変換器は、Ａ／Ｄ変換器の構成要素の動作期間が、外部入力クロックのパルス幅に依存するため、外部入力クロックのＤＵＴＹ比によりＡ／Ｄ変換器の構成要素の動作期間が不足した場合に、変換精度が劣化するという課題があったが、Ａ／Ｄ変換器内部に、Ａ／Ｄ変換器の構成要素の動作期間を検出する回路を設け、動作クロックのＤＵＴＹ比を、上記動作期間を検出したＡ／Ｄ変換器の構成要素の動作期間に合わせて調整することにより、外部入力クロックのＤＵＴＹ比によらず、高精度なＡ／Ｄ変換動作を実現する。
摘要翻译：传统的A / D转换器具有这样的问题，即当A / D转换器的配置元件的操作周期由于外部输入时钟的占空比而变得不足时，由于转换精度的配置元件的操作周期 A / D转换器取决于外部输入时钟的脉冲宽度。用于检测A / D转换器的配置元件的操作周期的电路被布置在A / D转换器中，并且根据A / D转换器的配置元件的操作周期来调节操作时钟的占空比， D转换器，其操作周期被检测。因此，可以在不受外部输入时钟的占空比的影响的情况下执行高精度的A / D转换操作。

3. 发明申请

WO2007072588A1 比較器及びＡ／Ｄ変換器审中-公开
标题翻译：比较器和A / D转换器
公开(公告)号：WO2007072588A1
公开(公告)日：2007-06-28
申请号：PCT/JP2006/308143
申请日：2006-04-18
申请人：松下電器産業株式会社 , 中順一 , 須志原公治
发明人：中順一 , 須志原公治
IPC分类号： H03K5/08 , H03M1/36
CPC分类号： H03M1/0607 , H03K5/2481 , H03M1/204 , H03M1/362
摘要：　並列型Ａ／Ｄ変換器で使用する比較器において、比較器１００にリセットトランジスタｍｒａ、ｍｒｂが備えられる。比較器１００がリセット状態にあるとき、前記ＰＭＯＳリセットトランジスタｍｒａ、ｍｒｂにクロック信号の反転信号／ＣＬＫを与えて、差動対となる２つの内部ノードＶａ、Ｖｂの電圧を前記リセットトランジスタｍｒａ、ｍｒｂにより共に所定リセット電圧に強制的にリセットする。前記クロック信号の反転信号／ＣＬＫは所定の遅延時間だけ遅れて生成される。これにより、比較器１００がリセット状態にあるとき、内部ノードＶａ、Ｖｂのリセット解除タイミングを、比較器が比較動作を行うタイミングに対して遅くする。従って、クロック信号の周波数及びアナログ入力信号の周波数が速くなっても、比較器がリセット状態にある時には、差動対を形成する内部ノードの電圧をバランス良くなって、電圧比較精度が高くなる。
摘要翻译：在用于并行A / D转换器的比较器中，比较器（100）具有复位晶体管（mra，mrb）。当比较器（100）处于复位状态时，PMOS晶体管（mra，mrb）被提供有时钟信号的反相信号/ CLK，并且成为差分对的两个内部节点（Va，Vb）处的电压被强制地复位通过复位晶体管（mra，mrb）到预定的复位电压。以预定的时滞产生时钟信号的反相信号/ CLK。当比较器（100）处于复位状态时，内部节点（Va，Vb）的复位释放定时被延迟到比较器的比较操作定时之后。因此，即使当时钟信号的频率和模拟输入信号的频率增加时，当比较器处于复位状态时，形成差分对的内部节点的电压平衡得到改善，并且电压比较精度提高。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式