专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200917467A 可高度擴充之薄膜電晶體 HIGHLY SCALABLE THIN FILM TRANSISTOR 审中-公开
简体标题：可高度扩充之薄膜晶体管 HIGHLY SCALABLE THIN FILM TRANSISTOR
公开(公告)号：TW200917467A
公开(公告)日：2009-04-16
申请号：TW097122706
申请日：2008-06-18
申请人：桑迪士克3D公司 SANDISK 3D LLC
发明人： S 布萊德賀納 HERNER, S. BRAD , 亞西傑特班佑裴希亞 BANDYOPADHYAY, ABHIJIT
IPC分类号： H01L
CPC分类号： H01L27/11568 , H01L27/115 , H01L27/11578
摘要： PMOS或NMOS薄膜電晶體之尺寸縮減係受限於摻雜劑擴散。在此等裝置中,將未摻雜或輕微摻雜之通道區域插入於高摻雜源極與汲極區域之間。當將裝置建構為具有極短閘極長度時,源極及汲極摻雜劑將擴散至通道中,從而可能使其短路且破壞該裝置。描述一套新方法,其可以不同組合用於在製造PMOS或NMOS多晶薄膜電晶體期間將摻雜劑擴散降至最低程度,從而產生可高度擴充之薄膜電晶體。此電晶體係尤其適用於堆疊裝置級之單石式三維陣列。
简体摘要： PMOS或NMOS薄膜晶体管之尺寸缩减系受限于掺杂剂扩散。在此等设备中,将未掺杂或轻微掺杂之信道区域插入于高掺杂源极与汲极区域之间。当将设备建构为具有极短闸极长度时,源极及汲极掺杂剂将扩散至信道中,从而可能使其短路且破坏该设备。描述一套新方法,其可以不同组合用于在制造PMOS或NMOS多晶薄膜晶体管期间将掺杂剂扩散降至最低程度,从而产生可高度扩充之薄膜晶体管。此晶体管系尤其适用于堆栈设备级之单石式三维数组。

2. 发明专利

TW200917255A 用於反向寫入三維單元之高正向電流二極體及其製造方法 HIGH FORWARD CURRENT DIODES FOR REVERSE WRITE 3D CELL AND METHOD OF MAKING THEREOF 审中-公开
简体标题：用于反向写入三维单元之高正向电流二极管及其制造方法 HIGH FORWARD CURRENT DIODES FOR REVERSE WRITE 3D CELL AND METHOD OF MAKING THEREOF
公开(公告)号：TW200917255A
公开(公告)日：2009-04-16
申请号：TW097123542
申请日：2008-06-24
申请人：桑迪士克3D公司 SANDISK 3D LLC
发明人： S 布萊德賀納 HERNER, S. BRAD
IPC分类号： G11C
CPC分类号： G11C13/0007 , G11C11/5685 , G11C13/0002 , G11C17/16 , G11C17/165 , G11C2213/32 , G11C2213/33 , G11C2213/34 , G11C2213/77 , H01L27/101 , H01L27/1021
摘要：一種非揮發性記憶體裝置,其包括:至少一記憶體單元,其包括一個二極體及一層金屬氧化物反熔絲介電層;及一第一電極及一第二電極,其電接觸於該至少一記憶體單元。在使用中,該二極體充當該記憶體單元的一讀/寫元件,其方式係藉由回應於一施加偏壓而自一第一電阻率狀態切換至一第二電阻率狀態,該第二電阻率狀態不同於該第一電阻率狀態。
简体摘要：一种非挥发性内存设备,其包括:至少一内存单元,其包括一个二极管及一层金属氧化物反熔丝介电层;及一第一电极及一第二电极,其电接触于该至少一内存单元。在使用中,该二极管充当该内存单元的一读/写组件,其方式系借由回应于一施加偏压而自一第一电阻率状态切换至一第二电阻率状态,该第二电阻率状态不同于该第一电阻率状态。

3. 发明专利

TW200915543A 使用選擇性生長可逆電阻切換元件之記憶體單元及其形成方法 MEMORY CELL THAT EMPLOYS A SELECTIVELY GROWN REVERSIBLE RESISTANCE-SWITCHING ELEMENT AND METHODS OF FORMING THE SAME 审中-公开
简体标题：使用选择性生长可逆电阻切换组件之内存单元及其形成方法 MEMORY CELL THAT EMPLOYS A SELECTIVELY GROWN REVERSIBLE RESISTANCE-SWITCHING ELEMENT AND METHODS OF FORMING THE SAME
公开(公告)号：TW200915543A
公开(公告)日：2009-04-01
申请号：TW097124406
申请日：2008-06-27
申请人：桑迪士克3D公司 SANDISK 3D LLC
发明人：艾波史瑞克 SCHRICKER, APRIL , S 布萊德賀納 HERNER, S. BRAD , 馬克克拉克 CLARK, MARK
IPC分类号： H01L
CPC分类号： H01L27/102 , H01L27/101 , H01L27/1021 , H01L27/24
摘要：在一些態樣中,提供一種形成一記憶體單元之方法,其包括(1)在一基板上方形成一第一導體;(2)使用一選擇性生長製程在該第一導體上方形成一可逆電阻切換元件;(3)在該第一導體上方形成一二極體;及(4)在該二極體及該可逆電阻切換元件上方形成一第二導體。提供衆多其他態樣。
简体摘要：在一些态样中,提供一种形成一内存单元之方法,其包括(1)在一基板上方形成一第一导体;(2)使用一选择性生长制程在该第一导体上方形成一可逆电阻切换组件;(3)在该第一导体上方形成一二极管;及(4)在该二极管及该可逆电阻切换组件上方形成一第二导体。提供众多其他态样。

4. 发明专利

TW200915540A 形成包含一二極體與一電阻率切換生長氧化物的可覆寫記憶單元的方法 METHOD TO FORM A REWRITEABLE MEMORY CELL COMPRISING A DIODE AND A RESISTIVITY-SWITCHING GROWN OXIDE 审中-公开
简体标题：形成包含一二极管与一电阻率切换生长氧化物的可覆写记忆单元的方法 METHOD TO FORM A REWRITEABLE MEMORY CELL COMPRISING A DIODE AND A RESISTIVITY-SWITCHING GROWN OXIDE
公开(公告)号：TW200915540A
公开(公告)日：2009-04-01
申请号：TW097124467
申请日：2008-06-27
申请人：桑迪士克3D公司 SANDISK 3D LLC
发明人：譚美庫莫 KUMAR, TANMAY
IPC分类号： H01L
CPC分类号： H01L27/1021 , G11C11/5685 , G11C13/0002 , G11C13/0007 , G11C2213/33 , G11C2213/34 , G11C2213/71 , G11C2213/72 , H01L27/2409 , H01L27/2463 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/145 , H01L45/1633
摘要：本發明描述一種形成一可覆寫記憶單元之方法,該可覆寫記憶單元包括一二極體及一氧化物層,其中可以可逆地切換該氧化物層之電阻率。在較佳實施例中,該氧化物層為一生長氧化物。該二極體較佳由已與一矽化物接觸而結晶之多晶矽形成,該矽化物具有一與矽之接近的晶格匹配。該矽化物提供一結晶模板以使得該多晶矽為具有很少缺陷之大晶粒,且因此具相對低之電阻率。在較佳實施例中,可形成一整體三維記憶體陣列,其中該等可覆寫記憶單元之多個記憶體層級垂直堆疊地整體形成於一基板上方。
简体摘要：本发明描述一种形成一可覆写记忆单元之方法,该可覆写记忆单元包括一二极管及一氧化物层,其中可以可逆地切换该氧化物层之电阻率。在较佳实施例中,该氧化物层为一生长氧化物。该二极管较佳由已与一硅化物接触而结晶之多晶硅形成,该硅化物具有一与硅之接近的晶格匹配。该硅化物提供一结晶模板以使得该多晶硅为具有很少缺陷之大晶粒,且因此具相对低之电阻率。在较佳实施例中,可形成一整体三维内存数组,其中该等可覆写记忆单元之多个内存层级垂直堆栈地整体形成于一基板上方。

5. 发明专利

TW200907999A 空間性分布之放大電路 SPATIALLY DISTRIBUTED AMPLIFIER CIRCUIT 失效
简体标题：空间性分布之放大电路 SPATIALLY DISTRIBUTED AMPLIFIER CIRCUIT
公开(公告)号：TW200907999A
公开(公告)日：2009-02-16
申请号：TW097111716
申请日：2008-03-31
申请人：桑迪士克3D公司 SANDISK 3D LLC
发明人：路卡G 佛斯里 FASOLI, LUCA G. , 阿里K 歐薩瑪 AL-SHAMMA, ALI K. , 肯尼斯K 蘇 SO, KENNETH K.
IPC分类号： G11C
CPC分类号： G11C7/06 , G11C7/08 , G11C7/1048 , G11C7/1051 , G11C7/1069 , G11C7/1078 , G11C7/1096 , G11C8/08 , G11C11/4085
摘要：一例示性放大電路包括:具有一第一組態之空間性分散之最終放大級的一第一群組;及具有不同於該第一組態之一第二組態的空間性分散之最終放大級的一第二群組。該兩個群組對於各別最終放大級共用同一控制節點,且該兩個群組共用同一放大器輸出節點。每一群組通常在另一群組被停用時得以啓用。在併入有一記憶體陣列之某些實施例中,僅一個關鍵類比節點必須在該記憶體陣列內到處選路。
简体摘要：一例示性放大电路包括:具有一第一组态之空间性分散之最终放大级的一第一群组;及具有不同于该第一组态之一第二组态的空间性分散之最终放大级的一第二群组。该两个群组对于各别最终放大级共享同一控制节点,且该两个群组共享同一放大器输出节点。每一群组通常在另一群组被停用时得以启用。在并入有一内存数组之某些实施例中,仅一个关键模拟节点必须在该内存数组内到处选路。

6. 发明专利

TW200901331A 具有大且均勻之電流的上指P-I-N二極體的大型陣列及其形成方法 LARGE ARRAY OF UPWARD POINTING P-I-N DIODES HAVING LARGE AND UNIFORM CURRENT AND METHODS OF FORMING THE SAME 审中-公开
简体标题：具有大且均匀之电流的上指P-I-N二极管的大型数组及其形成方法 LARGE ARRAY OF UPWARD POINTING P-I-N DIODES HAVING LARGE AND UNIFORM CURRENT AND METHODS OF FORMING THE SAME
公开(公告)号：TW200901331A
公开(公告)日：2009-01-01
申请号：TW097111125
申请日：2008-03-27
申请人：桑迪士克3D公司 SANDISK 3D LLC
发明人： S 布萊德賀納 HERNER, S. BRAD
IPC分类号： H01L , G11C
CPC分类号： H01L45/122 , B82Y10/00 , G11C13/0007 , G11C17/16 , G11C2213/16 , G11C2213/32 , G11C2213/71 , H01L27/1021 , H01L27/24 , H01L27/2409 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/149 , H01L45/16 , Y10S977/742 , Y10S977/842
摘要：本發明揭示一種由沈積矽、鍺或矽-鍺形成之上指p-i-n二極體。該二極體具有一底部重摻雜p型區域、一中間本質或輕摻雜區域及一頂部重摻雜n型區域。該頂部重摻雜p型區域摻雜有砷,且該二極體之該半導體材料經結晶以與一合適之矽化物、鍺化物或矽化物-鍺化物接觸。此等上指二極體之一大型陣列可經形成以當施加一高於該等二極體之導通電壓的電壓時具有穿過該陣列之電流之極佳均勻性。此二極體有利地用於一單體三維記憶體陣列中。本發明亦揭示用於形成上指p-i-n二極體之一群集及大量其他態樣之方法。
简体摘要：本发明揭示一种由沉积硅、锗或硅-锗形成之上指p-i-n二极管。该二极管具有一底部重掺杂p型区域、一中间本质或轻掺杂区域及一顶部重掺杂n型区域。该顶部重掺杂p型区域掺杂有砷,且该二极管之该半导体材料经结晶以与一合适之硅化物、锗化物或硅化物-锗化物接触。此等上指二极管之一大型数组可经形成以当施加一高于该等二极管之导通电压的电压时具有穿过该数组之电流之极佳均匀性。此二极管有利地用于一单体三维内存数组中。本发明亦揭示用于形成上指p-i-n二极管之一群集及大量其他态样之方法。

7. 发明专利

TWI302643B 於單石垂直結構中用於再利用光遮罩之覆蓋及對準標記及其方法 OVERLAY AND ALIGNMENT MARKS FOR REUSING PHOTOMASKS IN A MONOLITHIC VERTICAL STRUCTURE AND METHODS THEREOF 失效
简体标题：於单石垂直结构中用于再利用光遮罩之覆盖及对准标记及其方法 OVERLAY AND ALIGNMENT MARKS FOR REUSING PHOTOMASKS IN A MONOLITHIC VERTICAL STRUCTURE AND METHODS THEREOF
公开(公告)号：TWI302643B
公开(公告)日：2008-11-01
申请号：TW095111700
申请日：2006-03-31
申请人：桑迪士克3D公司 SANDISK 3D, LLC
发明人：陳韻庭 CHEN, YUNG-TIN , 克里斯多夫J 彼得 PETTI, CHRISTOPHER J. , 史堤芬瑞迪根 RADIGAN, STEVEN J. , 譚美庫莫 KUMAR, TANMAY
IPC分类号： G03F , H01L
CPC分类号： H01L27/0688 , G03F7/70633 , G03F9/7084 , H01L23/544 , H01L2223/5442 , H01L2223/54426 , H01L2223/5446
摘要：本發明揭示一種可在單石三維記憶體陣列中使用一次以上之光遮罩。一光遮罩之再利用產生參考標記之第二、第三或更多實例,其係由步進機使用以實現對準(對準標記)以及測量直接在該相同參考標記之先前實例上實現的對準(覆蓋標記)。該相同參考標記之該等先前實例可造成對該參考標記之該當前實例的干擾,從而使對準及測量複雜化。使用本發明之該等方法,建立垂直地插入該相同參考標記之隨後實例間的阻隔結構,從而防止干擾。
简体摘要：本发明揭示一种可在单石三维内存数组中使用一次以上之光遮罩。一光遮罩之再利用产生参考标记之第二、第三或更多实例,其系由步进机使用以实现对准(对准标记)以及测量直接在该相同参考标记之先前实例上实现的对准(覆盖标记)。该相同参考标记之该等先前实例可造成对该参考标记之该当前实例的干扰,从而使对准及测量复杂化。使用本发明之该等方法,创建垂直地插入该相同参考标记之随后实例间的阻隔结构,从而防止干扰。

8. 发明专利

TW200842976A 電漿蝕刻過渡金屬氧化物之方法 METHOD OF PLASMA ETCHING TRANSITION METAL OXIDES 失效
简体标题：等离子蚀刻过渡金属氧化物之方法 METHOD OF PLASMA ETCHING TRANSITION METAL OXIDES
公开(公告)号：TW200842976A
公开(公告)日：2008-11-01
申请号：TW097107254
申请日：2008-02-29
申请人：桑迪士克3D公司 SANDISK 3D LLC
发明人：優沙瑞修蘭 RAGHURAM, USHA , 邁可W 柯涅維奇 KONEVECKI, MICHAEL W.
IPC分类号： H01L
CPC分类号： H01L21/32136 , H01L21/31122 , H01L27/2409 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1675
摘要：本發明提供一種使用一氧化碳作為初級源氣體來電漿蝕刻過渡金屬氧化物薄膜的方法。此允許在無需加熱的情況下在環境溫度下使用羰基化學作用。
简体摘要：本发明提供一种使用一氧化碳作为初级源气体来等离子蚀刻过渡金属氧化物薄膜的方法。此允许在无需加热的情况下在环境温度下使用羰基化学作用。

9. 发明专利

TW200826117A 非揮發性記憶體中控制脈衝操作的方法和非揮發性記憶體 METHOD FOR CONTROLLED PULSE OPERATIONS IN NON-VOLATILE MEMORY AND NON-VOLATILE MEMORY 失效
简体标题：非挥发性内存中控制脉冲操作的方法和非挥发性内存 METHOD FOR CONTROLLED PULSE OPERATIONS IN NON-VOLATILE MEMORY AND NON-VOLATILE MEMORY
公开(公告)号：TW200826117A
公开(公告)日：2008-06-16
申请号：TW096127572
申请日：2007-07-27
申请人：桑迪士克3D公司 SANDISK 3D LLC
发明人：羅伊E 碩力恩 SCHEUERLIEN, ROY E. , 譚美庫瑪 KUMAR, TANMAY
IPC分类号： G11C
CPC分类号： G11C13/0007 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/0064 , G11C13/0069 , G11C2013/009 , G11C2013/0092 , G11C2213/32 , G11C2213/33 , G11C2213/34 , G11C2213/72
摘要：本發明揭示一種包括記憶體單元之被動元件記憶體裝置,該等記憶體單元係由與一引導元件串聯之一狀態改變元件組成。控制脈衝操作係用於執行在一記憶體單元陣列中與設定及重新設定操作相關聯之電阻改變。在一具體實施例中,藉由向選定的第一陣列線施加一正電壓脈衝而向選定的第二陣列線施加一負電壓脈衝,將一陣列中選定的記憶體單元切換為一目標電阻狀態。可以在增加電壓脈衝之振幅之同時將其施加用於高效率而安全地切換具有不同操作特徵的單元之電阻。在具體實施例中,讓該等單元經受反向偏壓以降低洩漏電流而增加頻寬。在某些具體實施例中,隨同向選定記憶體單元施加的電流,對電壓脈衝之振幅及持續時間加以控制。在各項具體實施例中,此等基於控制脈衝之操作可用於將記憶體單元設定為一較低電阻狀態或將記憶體單元重新設定為一較高電阻狀態。
简体摘要：本发明揭示一种包括内存单元之被动组件内存设备,该等内存单元系由与一引导组件串联之一状态改变组件组成。控制脉冲操作系用于运行在一内存单元数组中与设置及重新设置操作相关联之电阻改变。在一具体实施例中,借由向选定的第一数组线施加一正电压脉冲而向选定的第二数组线施加一负电压脉冲,将一数组中选定的内存单元切换为一目标电阻状态。可以在增加电压脉冲之振幅之同时将其施加用于高效率而安全地切换具有不同操作特征的单元之电阻。在具体实施例中,让该等单元经受反向偏压以降低泄漏电流而增加带宽。在某些具体实施例中,随同向选定内存单元施加的电流,对电压脉冲之振幅及持续时间加以控制。在各项具体实施例中,此等基于控制脉冲之操作可用于将内存单元设置为一较低电阻状态或将内存单元重新设置为一较高电阻状态。

10. 发明专利

TW200814067A 用於併入可逆極性字線及位元線解碼器之被動元件記憶體陣列之方法及裝置 METHOD AND APPARATUS FOR PASSIVE ELEMENT MEMORY ARRAY INCORPORATING REVERSIBLE POLARITY WORD LINE AND BIT LINE DECODERS 失效
简体标题：用于并入可逆极性字线及比特线译码器之被动组件内存数组之方法及设备 METHOD AND APPARATUS FOR PASSIVE ELEMENT MEMORY ARRAY INCORPORATING REVERSIBLE POLARITY WORD LINE AND BIT LINE DECODERS
公开(公告)号：TW200814067A
公开(公告)日：2008-03-16
申请号：TW096128079
申请日：2007-07-31
申请人：桑迪士克3D公司 SANDISK 3D LLC
发明人：路卡G 佛斯里 FASOLI, LUCA G. , 克里斯多夫J 彼得 PETTI, CHRISTOPHER J. , 洛依E 艾德恩 SCHEUERLEIN, ROY E.
IPC分类号： G11C
CPC分类号： G11C8/10 , G11C8/08 , G11C13/0023 , G11C13/0026 , G11C13/0028 , G11C17/165
摘要：本發明揭示用於解碼可程式化且在某些具體實施例中係可再寫之被動元件記憶體單元之範例性記憶體陣列之電路及方法,其係特別用於具有一個以上記憶體平面之極密集三維記憶體陣列內。此外,說明用於選擇此類記憶體陣列之一或多個陣列區塊、用於在選定陣列區塊內選擇一或多個字線及位元線、用於往返於選定陣列區塊內選定記憶體單元傳遞資料資訊、及用於將未選定偏壓條件傳遞至未選定陣列區塊之電路及方法。
简体摘要：本发明揭示用于译码可进程化且在某些具体实施例中系可再写之被动组件内存单元之范例性内存数组之电路及方法,其系特别用于具有一个以上内存平面之极密集三维内存数组内。此外,说明用于选择此类内存数组之一或多个数组区块、用于在选定数组区块内选择一或多个字线及比特线、用于往返于选定数组区块内选定内存单元传递数据信息、及用于将未选定偏压条件传递至未选定数组区块之电路及方法。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式