专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN101253691A 具有任意整数抽取值和单位增益缩放的级联积分梳状滤波器无效
公开(公告)号：CN101253691A
公开(公告)日：2008-08-27
申请号：CN200680031971.6
申请日：2006-08-29
申请人：奎克菲尔特技术公司
发明人： S-H·王 , W·埃利奥特 , Z·孟
IPC分类号： H03M7/00 , G06F17/17
CPC分类号： H03H17/0671 , H03H2017/0678
摘要：我们披露了一种具有任意整数抽取速率的CIC数字滤波器。所述滤波器具有连接到其输入的位移器(110)。所述位移器(110)接收位移控制输入，其中将所述位移控制输入预先计算为等于2的乘幂，该幂的指数是所述CIC滤波器增益的以2为底的对数的整数部分。在输入和位移器(110)之间连接有乘法器(100)。在其他实施例中，乘法器(100)可以连接在输入和位移器(110)之间。顺序连接的积分器(130)的功能连接到位移器(110)或乘法器(100)；抽取功能从积分器(130)功能接收输入；顺序连接的微分器(150)功能从微分器功能接收输入。所述抽取功能具有等于一个整数的可选速率，所述一个整数为在1和等于预定最大抽取值的数字之间的任意整数。所述乘法器(100)用于计算每一输入数据采样与校正因数的乘积；将所述校正因数预先计算为等于2的乘幂，该幂的指数是所述CIC滤波器增益的以2为底的对数的小数部分，从而校正对于非2的幂的抽取值的CIC滤波器的增益。

2. 发明授权

CN101427252B 集成电路数字滤波器的设计和实现的系统及方法失效转让
公开(公告)号：CN101427252B
公开(公告)日：2010-12-29
申请号：CN200580022713.7
申请日：2005-06-09
申请人：奎克菲尔特技术公司
发明人：丹尼斯·贝斯特 , 罗伯特·西尔科
IPC分类号： G06F17/50
CPC分类号： G06F17/5045 , H03H17/02
摘要：实现数字滤波器的一种系统以及方法，包含在数字计算机上计算数字滤波器的数学模型；其中，所述数学模型具有预定的第一组参数。把第一组参数转换至第二组参数，其中，第二组参数包括预先选择的数字滤波器集成电路(IC)(200)的控制参数。然后，所述系统验证由数字滤波器IC(200)对第二组参数的执行基本上再现了所述数学模型的行为。然后把经过验证的第二组参数写入数字滤波器IC(200)上的永久存储器(230)。所述系统优选地读取用于实现处于设计中的滤波器的特定滤波器IC的设备-文件映射特征。第一组参数至第二组参数的转换进一步包括，计算与第二组参数相对应的、符合数字滤波器IC(200)中的有效数字精度的值，以及把由此计算的值赋给第二组参数。所述数字滤波器的数学模型通过使用第二组参数重新计算所述模型来验证。

3. 发明公开

CN101427252A 集成电路数字滤波器的设计和实现的系统及方法失效转让
公开(公告)号：CN101427252A
公开(公告)日：2009-05-06
申请号：CN200580022713.7
申请日：2005-06-09
申请人：奎克菲尔特技术公司
发明人：丹尼斯·贝斯特 , 罗伯特·西尔科
IPC分类号： G06F17/50
CPC分类号： G06F17/5045 , H03H17/02
摘要：实现数字滤波器的一种系统以及方法，包含在数字计算机上计算数字滤波器的数学模型；其中，所述数学模型具有预定的第一组参数。把第一组参数转换至第二组参数，其中，第二组参数包括预先选择的数字滤波器集成电路(IC)(200)的控制参数。然后，所述系统验证由数字滤波器IC(200)对第二组参数的执行基本上再现了所述数学模型的行为。然后把经过验证的第二组参数写入数字滤波器IC(200)上的永久存储器(230)。所述系统优选地读取用于实现处于设计中的滤波器的特定滤波器IC的设备－文件映射特征。第一组参数至第二组参数的转换进一步包括，计算与第二组参数相对应的、符合数字滤波器IC(200)中的有效数字精度的值，以及把由此计算的值赋给第二组参数。所述数字滤波器的数学模型通过使用第二组参数重新计算所述模型来验证。

4. 发明公开

CN101331445A 使用串行外设接口进行多通道数据传输的数据结构及电路无效
公开(公告)号：CN101331445A
公开(公告)日：2008-12-24
申请号：CN200680032730.3
申请日：2006-08-29
申请人：奎克菲尔特技术公司
发明人： T·梅格德伯格 , A·黑德利
IPC分类号： G06F7/00
CPC分类号： G06F13/385
摘要：一种串行接口控制器(200)，用于在具有至少一个通道(110)的数据源和处理器之间传输数据。所述串行接口控制器(200)具有多个控制寄存器(220)；所述控制寄存器(220)包括：用于配置所述串行接口控制器(200)进行数据传输的数据结构。所述数据结构进一步包括：用于选择性地将所述串行接口控制器(200)设置在其运行模式或其配置模式下的字段；用于存储所述串行接口控制器(200)的I/O模式的字段；用于存储活动数据通道的地址的字段；用于存储系统时钟速率的字段。在优选实施例中，控制寄存器(220)包括下列字段：装置标识、运行或配置模式的标记、I/O模式控制、活动通道值(多通道实现方案中)、数据源时钟速率、ADC时钟速率、通道状态标记、CIC抽取速率、FIR滤波器抽头的数量、以及在特定数据源中与FIR抽头的数量相对应的滤波器系数。

5. 发明公开

CN101351791A 共享存储器和共享乘法器的可编程数字滤波器的实现无效
公开(公告)号：CN101351791A
公开(公告)日：2009-01-21
申请号：CN200680032041.2
申请日：2006-08-29
申请人：奎克菲尔特技术公司
发明人： T·梅格德伯格 , D·贝斯特
IPC分类号： G06F17/10
CPC分类号： G06F7/5443
摘要：一种用于实现数字滤波器的集成电路，包括数据存储器(100)和系数存储器(105)，所述数据存储器(100)具有两个端口(210，220)以允许同时对两个数据采样进行访问，所述系数存储器(105)用于存储滤波器系数。第一加法器(110)将来自第一和第二数据存储器端口(210、220)的数据采样相加；乘法器(115)将来自第一加法器(110)的值与来自系数存储器(105)的值相乘；第二加法器累加来自乘法器(115)的值。提供主控制器(190)以选择性地将所累加的值存储在所述数据存储器(100)中以做进一步的处理或输出所累加的值。地址和控制块(125)与数据存储器(100)和系数存储器(105)进行通信，所述地址和控制块(125)用于保存适于所述滤波器执行的值。地址和控制块(125)具有两组寄存器，第一组寄存器用于保存第一预定数字滤波器的值，而第二组寄存器用于保存级联的第二预定数字滤波器的值。一种方法将数据的当前写地址以循环链表的形式保存在地址和控制块(125)中，其中所述循环链表的大小等于滤波器抽头的预定数量。所述方法保存数据的第一读地址，以便将所述数据从第一端口以先进先出队列形式读取，所述方法保存数据的第二读地址，以便将所述数据从第二端口以后进先出堆栈形式读取，所述方法还将系数读取地址保存为循环链表。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式