专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200813766A 暫存器傳輸級設計之模擬狀態保留的系統及方法 METHOD AND SYSTEM FOR SIMULATING STATE RETENTION OF AN RTL DESIGN 失效
简体标题：寄存器传输级设计之仿真状态保留的系统及方法 METHOD AND SYSTEM FOR SIMULATING STATE RETENTION OF AN RTL DESIGN
公开(公告)号：TW200813766A
公开(公告)日：2008-03-16
申请号：TW096113056
申请日：2007-04-13
申请人：卡登斯系統設計公司 CADENCE DESIGN SYSTEMS, INC.
发明人：陳勇浩 CHEN, YONGHAO
IPC分类号： G06F
CPC分类号： G06F17/5022 , G06F2217/78
摘要：本發明揭示一種暫存器傳輸級設計之模擬狀態保留的方法及系統。該方法包括:接收呈現在一暫存器傳輸級(RTL)設計環境中的一電路之一網路連線表說明;接收該電路之電源資訊規範;使用該網路連線表說明及該等電源資訊規範識別該電路之一或多個電源域;在該暫存器傳輸級設計環境中使該一或多個電源域與該等電源資訊規範相關聯,其中藉由一組電源控制信號透過一電源管理器邏輯來控制該一或多個電源域;及對施加給該電源域之電源之變化作出回應而模擬狀態保留行為。
简体摘要：本发明揭示一种寄存器传输级设计之仿真状态保留的方法及系统。该方法包括:接收呈现在一寄存器传输级(RTL)设计环境中的一电路之一网络连接表说明;接收该电路之电源信息规范;使用该网络连接表说明及该等电源信息规范识别该电路之一或多个电源域;在该寄存器传输级设计环境中使该一或多个电源域与该等电源信息规范相关联,其中借由一组电源控制信号透过一电源管理器逻辑来控制该一或多个电源域;及对施加给该电源域之电源之变化作出回应而仿真状态保留行为。

2. 发明专利

TWI222580B H樹狀信號布局之系統及方法 SYSTEM AND METHOD FOR H-TREE SIGNAL LAYOUT 失效
简体标题： H树状信号布局之系统及方法 SYSTEM AND METHOD FOR H-TREE SIGNAL LAYOUT
公开(公告)号：TWI222580B
公开(公告)日：2004-10-21
申请号：TW090101365
申请日：2001-04-13
申请人：卡登斯系統設計公司 CADENCE DESIGN SYSTEMS, INC.
发明人：勞倫斯H. 庫基 LAURENCE H. COOKE , 庫瑪凡卡特瑪尼 KUMAR VENKATRAMANI
IPC分类号： G06F
CPC分类号： G06F1/10 , G06F17/5077
摘要：一種用以建構一平衡的H樹狀時脈布局的技術，其適於應用到積體電路中的時脈信號，但可應用到需要在一廣大範圍中平衡分佈的其它信號，其牽涉到在一電路設計中導引時脈導線，其中內部電路區塊係儘可能地區分到具有相同數目的電路區塊之群組中。一上部的H樹狀時脈布局結構係使用每個電路區塊群組之重心做為路標來建立。其在導線長度中的調整可平衡該H樹狀布局的導線。一下部的 H樹狀時脈布局結構之建立，係使用相鄰的或附近的電路區塊的配對之間的中心點做為時脈導線終端的路標，然後依需要的程度導引導線區段到個別的電路區塊。
简体摘要：一种用以建构一平衡的H树状时脉布局的技术，其适于应用到集成电路中的时脉信号，但可应用到需要在一广大范围中平衡分布的其它信号，其牵涉到在一电路设计中导引时脉导线，其中内部电路区块系尽可能地区分到具有相同数目的电路区块之群组中。一上部的H树状时脉布局结构系使用每个电路区块群组之重心做为路标来创建。其在导线长度中的调整可平衡该H树状布局的导线。一下部的 H树状时脉布局结构之创建，系使用相邻的或附近的电路区块的配对之间的中心点做为时脉导线终端的路标，然后依需要的程度导引导线区段到个别的电路区块。

3. 发明专利

TW200919247A 佈局對原理圖錯誤系統及方法 LAYOUT VERSUS SCHEMATIC ERROR SYSTEM AND METHOD 审中-公开
简体标题：布局对原理图错误系统及方法 LAYOUT VERSUS SCHEMATIC ERROR SYSTEM AND METHOD
公开(公告)号：TW200919247A
公开(公告)日：2009-05-01
申请号：TW097133977
申请日：2008-09-04
申请人：卡登斯系統設計公司 CADENCE DESIGN SYSTEMS, INC.
发明人：帕桑堤烏帕盧里 UPPALURI, PRASANTI , 道格丹多克 DULK, DOUG DEN
IPC分类号： G06F
CPC分类号： G06F17/5081 , G06F17/5022 , G11C29/1201
摘要：依據本發明之各種具體實施例,提供使用設計之視覺電路表示及加亮呈現一佈局內的佈局對原理圖(LVS)錯誤之系統及方法。一具體實施例包括採用指示該等LVS錯誤之加亮覆蓋該佈局電路表示於該原理圖電路表示上。此一具體實施例之方法將一佈局網路連線表與一原理圖網路連線表比較以便識別該等佈局對原理圖錯誤,產生該佈局網路連線表之一圖形表示以及該原理圖網路連線表之一圖形表示,採用該原理圖網路連線表之該圖形表示顯示該佈局網路連線表之該圖形表示的一覆蓋圖,並接著加亮出現的識別佈局對原理圖錯誤。
简体摘要：依据本发明之各种具体实施例,提供使用设计之视觉电路表示及加亮呈现一布局内的布局对原理图(LVS)错误之系统及方法。一具体实施例包括采用指示该等LVS错误之加亮覆盖该布局电路表示于该原理图电路表示上。此一具体实施例之方法将一布局网络连接表与一原理图网络连接表比较以便识别该等布局对原理图错误,产生该布局网络连接表之一图形表示以及该原理图网络连接表之一图形表示,采用该原理图网络连接表之该图形表示显示该布局网络连接表之该图形表示的一覆盖图,并接着加亮出现的识别布局对原理图错误。

4. 发明专利

TW200821885A 電源域隔離之模擬 SIMULATION OF POWER DOMAIN ISOLATION 审中-公开
简体标题：电源域隔离之仿真 SIMULATION OF POWER DOMAIN ISOLATION
公开(公告)号：TW200821885A
公开(公告)日：2008-05-16
申请号：TW096113055
申请日：2007-04-13
申请人：卡登斯系統設計公司 CADENCE DESIGN SYSTEMS,INC.
发明人：陳勇浩 CHEN, YONGHAO
IPC分类号： G06F
CPC分类号： G06F17/5022 , G06F2217/78
摘要：本發明揭示一種用於模擬電源域之隔離之方法及系統。該方法包括:接收表示在一暫存器傳輸級(RTL)設計環境中的一電路之一電路網路圖描述;接收該電路之電源資訊規格;在該暫存器傳輸級設計環境中使複數個電源域與該等電源資訊規格相關聯,其中藉由一組電源控制信號透過一電源管理器邏輯來控制該複數個電源域;隔離該複數個電源域中的一電源域以便模擬;及對施加給該電源域之電源之變化作出回應而模擬該電源域之隔離行為。
简体摘要：本发明揭示一种用于仿真电源域之隔离之方法及系统。该方法包括:接收表示在一寄存器传输级(RTL)设计环境中的一电路之一电路网络图描述;接收该电路之电源信息规格;在该寄存器传输级设计环境中使复数个电源域与该等电源信息规格相关联,其中借由一组电源控制信号透过一电源管理器逻辑来控制该复数个电源域;隔离该复数个电源域中的一电源域以便仿真;及对施加给该电源域之电源之变化作出回应而仿真该电源域之隔离行为。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式