专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2013068221A1 CIRCUIT DE POLARISATION ARRIERE D'INVERSEURS POUR REDUCTION DE LA CONSOMMATION D'UNE MÉMOIRE SRAM 审中-公开
标题翻译：用于减少SRAM存储器功耗的逆变器逆变器电路
公开(公告)号：WO2013068221A1
公开(公告)日：2013-05-16
申请号：PCT/EP2012/070666
申请日：2012-10-18
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： THOMAS, Olivier , MAKOSIEJ, Adam , VLADIMIRESCU, Andrei
IPC分类号： G11C5/14 , G11C11/412 , H03K19/00 , G11C11/417
CPC分类号： H03K3/012 , G11C5/14 , G11C5/146 , G11C5/147 , G11C11/4074 , G11C11/41 , G11C11/412 , G11C11/417 , G11C13/0038 , G11C2207/2227
摘要： L'invention concerne les circuits intégrés CMOS à très faible consommation au repos, et notamment les mémoires volatiles SRAM. Les inverseurs du circuit sont composés d'un transistor NMOS et un transistor PMOS. Selon l'invention, un circuit de polarisation applique une première tension de polarisation arrière NBIAS aux caissons des transistors NMOS et une deuxième tension de polarisation arrière PBIAS aux caissons des transistors PMOS. Le circuit de polarisation comprend : - un réseau de détection (SN) composé de nombreux inverseurs en parallèle, ayant une sortie (SN_out) commune fournissant un signal logique dont la valeur dépend des tensions de polarisation arrière appliquées au réseau, un circuit (CTRL, SA) de production d'impulsions d'incrémentation ou décrémentation, commandé par la sortie du réseau de détection, et un circuit d'intégration (BFP, BFN) relié au circuit de production d'impulsions, pour produire et faire varier progressivement par incréments en réponse à ces impulsions, une tension de polarisation PBIAS et une tension de polarisation NBIAS.
摘要翻译：本发明涉及在静止时具有非常低的功耗，特别是易失性SRAM存储器的集成CMOS电路。电路的反相器由nMOS晶体管和pMOS晶体管形成。根据本发明，偏置电路将第一反向偏置电压NBIAS施加到nMOS晶体管的阱和第二反向偏置电压PBIAS到pMOS晶体管的阱。偏置电路包括：由许多逆变器并联形成的检测阵列（SN），具有传递逻辑信号的公共输出（SN_out），该逻辑信号的值取决于施加到阵列的反向偏置电压; 用于产生由检测阵列的输出控制的递增或递减脉冲的电路（CTRL，SA）; 以及连接到脉冲发生电路的积分电路（BFP，BFN），以便响应于这些脉冲，偏置电压PBIAS和偏置电压NBIAS逐渐产生并逐渐变化。

2. 发明申请

WO2013056997A1 CONVERTISSEUR NUMERIQUE-ANALOGIQUE 审中-公开
标题翻译：数字到模拟转换器
公开(公告)号：WO2013056997A1
公开(公告)日：2013-04-25
申请号：PCT/EP2012/069828
申请日：2012-10-08
申请人： E2V SEMICONDUCTORS
发明人： BORE, François , WINGENDER, Marc , DUMAINE, Emmanuel
IPC分类号： H03M1/08 , H03M1/74
CPC分类号： H03M1/745 , H03M1/0863 , H03M1/0881
摘要： L'invention concerne les convertisseurs numériques analogiques à conversion en courant. Le convertisseur comprend une paire de branches différentielles à deux transistors (T1, T2) commandés par un registre numérique (REG) actionné à une fréquence d'horloge, et deux charges résistives (R1, R2) recevant les courants des branches différentielles pour produire un signal électrique différentiel représentant le résultat analogique de la conversion. Le convertisseur comporte un double aiguillage des courants des branches différentielles : un premier aiguillage (Q1a, Q1b, Q2a, Q2b) autorise la transmission vers les charges des courants des branches différentielles pendant 70 à 95% de la période d'horloge et dérive ces courants hors des charges le reste du temps; un deuxième aiguillage (Q'1a, Q'1b, Q'2a, Q'2b) effectue alternativement et symétriquement une liaison directe puis une liaison croisée entre les branches différentielles et les charges. Le convertisseur fournit un signal de bonne pureté spectrale et peut travailler avec un bon niveau de puissance dans les quatre zones de Nyquist du spectre du signal analogique de sortie, et notamment dans les deuxième et troisième zones.
摘要翻译：本发明涉及用于转换电流的数模转换器。该转换器包括一对差分分支，具有由在时钟频率下被激活的数字寄存器（REG）控制的两个晶体管（T1，T2）和两个电阻负载（R1，R2），其接收差分支路的电流以产生差分电信号表示转换的模拟结果。转换器包括差分分支电流的双重切换：第一切换（Q1a，Q1b，Q2a，Q2b）授权在时钟周期的70至95％的差分支路的电流的负载并在剩余的时间内将这些电流分流到负载外; 交替对称地使第二切换（Q'1a，Q'1b，Q'2a，Q'2b）形成直接链接，之后是差分分支和负载之间的交叉连接。该转换器提供具有高光谱纯度的信号，并且可以在输出模拟信号的光谱的四个奈奎斯特区域中，特别是在第二和第三区域中工作在良好的功率水平。

3. 发明申请

WO2012076366A1 CIRCUIT ELECTRONIQUE A ARCHITECTURE NEUROMORPHIQUE 审中-公开
标题翻译：具有神经体系结构的电子电路
公开(公告)号：WO2012076366A1
公开(公告)日：2012-06-14
申请号：PCT/EP2011/071284
申请日：2011-11-29
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , HELIOT, Rodolphe , BELLEVILLE, Marc , THOMAS, Sigrid
发明人： HELIOT, Rodolphe , BELLEVILLE, Marc , THOMAS, Sigrid
IPC分类号： G06N3/063
CPC分类号： G06N3/04 , G06N3/063
摘要： L'invention concerne les circuits électroniques neuromorphiques. Ces circuits sont des réseaux de multiples cellules configurés de manière à imiter un peu le comportement des réseaux de neurones biologiques. Le circuit comprend un réseau (RN) de neurones identifiés chacun par une adresse de neurone dans le réseau, chaque neurone pouvant recevoir et traiter au moins un signal d'entrée puis émettre plus tard sur une sortie du neurone un signal représentant un événement qui se produit à l'intérieur du neurone, et une mémoire programmable composée de mémoires élémentaires (ME1, ME2) associées chacune à un neurone respectif. Selon l'invention, la mémoire élémentaire, qui est une mémoire d'adresses et poids post-synaptiques, comporte une entrée d'activation (SPK- 1 ) reliée par un conducteur à la sortie du neurone associé pour recevoir directement un signal d'événement émis par ce neurone sans passer par un encodeur ou un décodeur d'adresses. Les adresses post-synaptiques extraites d'une mémoire élémentaire activée par un neurone sont appliquées, avec des poids synaptiques associés, en tant qu'entrées au réseau de neurones.
摘要翻译：本发明涉及神经形态电子电路。这些电路是以这样的方式配置的多小区网络，以便有些模仿生物神经元网络的行为。该电路包括每个由网络中的神经元地址识别的神经元的网络（RN），每个神经元能够接收和处理至少一个输入信号，然后在神经元的输出上发出表示发生的事件的信号以及由各自与各个神经元相关联的基本存储器（ME1，ME2）构成的可编程存储器。根据本发明，作为突触后加权和地址的存储器的基本存储器包括由导体链接到相关神经元的输出的激活输入（SPK-1），以便直接接收发射的事件信号通过这个神经元不经过地址编码器或解码器。从由神经元激活的基本记忆提取的突触后地址以相关联的突触权重作为神经元网络的输入。

4. 发明申请

WO2012004249A1 COMPOSANT ELECTRONIQUE EN BOÎTIER CERAMIQUE 审中-公开
标题翻译：电子元件在陶瓷外壳中提供
公开(公告)号：WO2012004249A1
公开(公告)日：2012-01-12
申请号：PCT/EP2011/061287
申请日：2011-07-05
申请人： E2V SEMICONDUCTORS , VANRUMBEKE, Jérôme
发明人： VANRUMBEKE, Jérôme
IPC分类号： H01L21/48 , H01L23/13 , H01L23/15 , H01L27/146
CPC分类号： H01L24/48 , H01L21/4867 , H01L23/13 , H01L23/15 , H01L23/49822 , H01L24/29 , H01L24/32 , H01L24/73 , H01L27/14618 , H01L2224/32057 , H01L2224/32225 , H01L2224/32237 , H01L2224/48011 , H01L2224/48091 , H01L2224/48227 , H01L2224/48472 , H01L2224/73265 , H01L2224/83385 , H01L2924/00014 , H01L2924/01013 , H01L2924/01014 , H01L2924/01058 , H01L2924/01079 , H01L2924/078 , H01L2924/14 , H01L2924/15153 , H01L2924/15156 , H01L2924/1517 , H01L2924/15787 , H01L2924/16195 , H01L2924/16788 , H01L2924/30107 , H01L2924/20651 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
摘要： L'invention concerne les composants en boîtiers de céramique pour des puces de grande dimension. On propose un composant électronique comprenant une puce de circuit-intégré (30) montée dans une cavité d'un boîtier céramique (10), dans lequel la cavité comprend une première zone plane (Z1 ) rectifiée par meulage, sur laquelle est collée la puce, une deuxième zone plane (Z2) entourant la première zone et à un niveau légèrement supérieur à la première zone, une troisième zone plane (Z3) située le long d'un côté de la puce et pourvue de plages de connexion électrique sérigraphiées (120) sur lesquelles sont soudées les extrémités de fils de connexion (130) reliant la puce au boîtier. La troisième zone (Z3) est au même niveau de hauteur que la deuxième zone, et une tranchée (150), dont le fond est plus profond que le niveau de la première zone, sépare complètement la deuxième et la troisième zone tout le long dudit côté. Cela permet de raccourcir les fils de connexion sans risquer une dégradation des plages de connexion par les solvants de la colle.
摘要翻译：本发明涉及用于大型芯片的陶瓷外壳中提供的部件。提供了一种电子部件，其包括安装在陶瓷壳体（10）的凹部中的集成电路芯片（30），其中所述凹部包括通过研磨完成并且所述芯片被粘附到其上的第一平面区域（Z1）围绕所述第一区域并位于所述第一区域稍微上方的第二平面区域（Z2），沿着所述芯片的一侧设置的第三平面区域（Z3），并且设置有丝网印刷的电连接焊盘（120），所述连接端用于将芯片连接到外壳的导线（130）被焊接。第三区域（Z3）与第二区域处于相同的高度，并且其底部比第一区域的水平深的沟槽（150），其沿着所述侧面完全分离第二和第三区域。然后可以使用较短的连接线，而不会冒着用粘合剂的溶剂损坏连接垫的风险。

5. 发明申请

WO2011095403A1 PROCEDE D'ECRITURE D'IMAGE DANS UN AFFICHEUR A CRISTAL LIQUIDE 审中-公开
标题翻译：在液晶显示器中写入图像的方法
公开(公告)号：WO2011095403A1
公开(公告)日：2011-08-11
申请号：PCT/EP2011/050814
申请日：2011-01-21
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , ROSSINI, Umberto
发明人： ROSSINI, Umberto
IPC分类号： G09G3/36
CPC分类号： A43D3/1425 , G09G3/3614 , G09G3/3655 , G09G3/3677 , G09G2310/0235 , G09G2310/0245 , G09G2310/063 , G09G2320/0233 , G09G2320/0238
摘要： L'invention concerne un procédé d'affichage sur un écran à cristaux liquides séquentiel couleur, notamment un écran en technologie LCOS (écran en circuit intégré). Le cristal liquide entre une électrode de pixel et une contre- électrode (CE) commune à tous les pixels, et on prévoit d'alterner le potentiel de la contre-électrode à chaque trame. L'écriture d'une image comprend l'adressage successif des différentes lignes et l'application simultanée d'un niveau de tension aux conducteurs de colonne. La phase d'écriture est suivie, avant la fin d'une trame, d'une phase de commutation de potentiel de contre-électrode dans laquelle les transistors des différentes lignes sont successivement rendus conducteurs ligne par ligne (L 1 à L n ) pendant des durées qui se recouvrent mutuellement de telle manière que tous les transistors de toutes les lignes soient simultanément conducteurs à un moment donné de cette phase de commutation, et le potentiel de la contre- électrode est commuté à ce moment. On évite ainsi des surtensions sur les transistors de commande au niveau du pixel au moment de la commutation de potentiel de contre-électrode.
摘要翻译：本发明涉及一种用于在彩色顺序的液晶屏幕上显示的方法，特别是LCOS技术屏幕（集成电路屏幕）。像素电极和对电极（CE）之间的液晶对于所有像素都是共同的，并且在每个帧处对置电极的电位是交替的。写入图像包括各行的连续寻址以及同时向列导体施加电压电平。在帧结束之前，写入阶段之后是对电极电位切换阶段，其中各个线的晶体管在相互重叠的时间段期间逐行地（L1到L2）导通，使得所有晶体管或所有线在所述开关阶段的给定时刻同时导通，并且在该时刻切换对电极的电位。因此在切换对电极电位的时刻，在像素控制晶体管上防止过电压。

6. 发明申请

WO2011076644A1 PROCEDE DE PROTECTION DANS UNE COMMUNICATION RADIOFREQUENCE SANS CONTACT 审中-公开
标题翻译：无连续无线电通信中的保护方法
公开(公告)号：WO2011076644A1
公开(公告)日：2011-06-30
申请号：PCT/EP2010/069832
申请日：2010-12-15
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , SAVRY, Olivier , THEVENON, Pierre-Henri
发明人： SAVRY, Olivier , THEVENON, Pierre-Henri
IPC分类号： G06K7/00 , H04L9/00
CPC分类号： G06K7/0008 , H04L9/002 , H04L9/32 , H04L2209/805 , H04L2209/84
摘要： L'invention concerne un procédé de protection d'un système de communication sans contact en champ proche (RFID ou autre) contre les attaques malveillantes. Le procédé comprend l'échange entre un lecteur et une carte sans contact d'une information sur une valeur de durée T choisie, mesurée par rapport à un instant de départ tO vu du côté du lecteur, le décodage de cette information de valeur de durée T par la carte, l'envoi par la carte d'un signal de retour calé temporellement par rapport à un instant t'O+T, où t'O est l'instant de départ tel que vu par la carte compte-tenu de délais de propagation ou de traitement des signaux reçus du lecteur, la détection du signal de retour par le lecteur, la détermination du calage temporel du signal de retour par rapport à l'instant de départ tO, et l'interruption du dialogue par le lecteur si le calage temporel du signal de retour détecté n'est pas égal à l'instant tO+T avec une marge d'erreur prédéterminée. Le signal de retour est une séquence pseudo-aléatoire.
摘要翻译：本发明涉及一种防止恶意攻击的近场非接触通信系统（RFID等）的保护方法。该方法包括在阅读器和非接触式卡之间交换关于从阅读器侧看到的关于开始时刻t0测量的所选择的持续时间T值的信息，该信息关于卡的持续时间T的值的解码通过卡片发送相对于时刻t'0 + T暂时登记的返回信号，其中t'0是考虑到传播中的滞后或接收到的信号的处理的卡所见的开始时刻读取器，读取器的返回信号的检测，返回信号相对于开始时刻t0的时间登记的确定以及读取器的对话中断，如果检测到的返回信号的时间登记是不等于具有预定误差容限的时刻t0 + T。返回信号是伪随机序列。

7. 发明申请

WO2010066559A1 CIRCUIT INTEGRE MATRICIEL ET NOTAMMENT CAPTEUR D'IMAGE DE GRANDE DIMENSION 审中-公开
标题翻译：集成电路阵列，特别是大尺寸图像传感器
公开(公告)号：WO2010066559A1
公开(公告)日：2010-06-17
申请号：PCT/EP2009/065606
申请日：2009-11-23
申请人： E2V SEMICONDUCTORS , JULIEN, Florian , MONTMAYEUR, Xavier
发明人： JULIEN, Florian , MONTMAYEUR, Xavier
IPC分类号： H04N3/15 , H01L27/146
CPC分类号： H04N5/374 , H01L27/14609 , H04N5/378
摘要： L'invention concerne notamment les capteurs d'image de grande taille ou à grands nombres de lignes. Chaque colonne (C 1 ) de pixels est organisée en P blocs superposés (C1 1 à C1 4 ). Un décodeur de ligne organisé en P décodeurs identiques (DEC1 à DEC4) sélectionne une ligne parmi M dans chacun des P blocs. Chaque bloc est relié à un conducteur de colonne respectif parmi P conducteurs de colonne. P circuits de lecture CL 1 à CL 4 sont placés au pied de chaque colonne de pixel et chacun est raccordé à un conducteur de colonne respectif. Les signaux issus des P lignes sélectionnées par le décodeur peuvent être extraits simultanément, ou bien ils peuvent être sélectionnés par un décodeur spécifique qui sélectionne un circuit de lecture parmi les P circuits de lecture de chaque colonne. La matrice peut être réalisée par photolithographie par aboutement de portions de matrice identiques, par exemple P portions différentes correspondant à P zones identiques ZB 1 à ZB 4 .
摘要翻译：本发明特别涉及具有大尺寸或大量线的图像传感器。每个像素列（C1）被组织成P个垂直相邻块（C11至C14）。组合为P相同解码器（DEC1至DEC4）的行解码器从每个P块中的M中选择一行。每个块与P列导体中的相应列导体连接。 P读取电路（CL1〜CL4）配置在每个像素列的脚处，并且每个读取电路都连接到相应的列导体。来自解码器选择的P行的信号可以被同时提取，或者可以由选择每列的P个读取电路中的读取电路的特定解码器来选择。该阵列可以通过光刻制成，通过邻接相同的阵列部分，例如， P个对应于P相同区域ZB1至ZB4的不同部分。

8. 发明申请

WO2009127695A1 PROCEDE DE TEST DE CÂBLES AVEC INSERTION DE DISPOSITIF DE COUPLAGE DIRECTIONNEL 审中-公开
标题翻译：使用方向耦合器件插入式电缆测试方法
公开(公告)号：WO2009127695A1
公开(公告)日：2009-10-22
申请号：PCT/EP2009/054541
申请日：2009-04-16
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , COHEN, Josy , RAVOT, Nicolas
发明人： COHEN, Josy , RAVOT, Nicolas
IPC分类号： G01R31/11 , H04B10/08
CPC分类号： G01R31/11
摘要： L'invention concerne un procédé et un dispositif de test de câbles en réseau, pour la détection et la localisation de défauts dans les câbles de ce réseau. On place à l'endroit de la jonction entre un tronçon de câble principal et deux tronçons secondaires, un dispositif de couplage (CPL) apte à assurer le passage des signaux de test avec une première atténuation depuis une première entrée (INa) vers une première sortie (OUTa) et le passage de signaux de mesure avec une deuxième atténuation depuis la deuxième sortie (OUTb) vers la première entrée (INa), mais pas le passage de signaux de test ou de mesure entre les deux sorties. On minimise ainsi les réflexions multiples qui perturbent l'analyse des signaux de test. Les signaux de test sont émis depuis l'entrée du tronçon principal et se réfléchissent sur les discontinuités d'impédance qui peuvent être dus à des défauts dans les câbles.
摘要翻译：本发明涉及一种用于测试网络电缆以便检测和定位网络电缆中的缺陷的方法和设备。耦合装置（CPL）被放置在主电缆部分和两个次级部分之间的连接点处，由此所述装置可允许测试信号通过第一衰减从第一入口（INa）到第一出口（OUTa）以及将来自第二出口（OUTb）的第二衰减的测量信号通过到第一入口（INa），而不是在两个出口之间通过测试或测量信号。因此，干扰测试信号分析的多重反射被最小化。测试信号从主部分的入口发射，并在阻抗不连续处反射，这可能是由于电缆缺陷造成的。

9. 发明申请

WO2009112383A1 STRUCTURE DE STOCKAGE OPTIQUE A HAUTE DENSITE 审中-公开
标题翻译：高密度光存储结构
公开(公告)号：WO2009112383A1
公开(公告)日：2009-09-17
申请号：PCT/EP2009/052355
申请日：2009-02-27
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , PICHON, Joseph
发明人： PICHON, Joseph
IPC分类号： G11B7/013 , G11B7/007
CPC分类号： G11B7/24 , G11B7/24079 , G11B7/24085
摘要： La présente invention concerne une structure de stockage optique à haute densité. La structure comprend un substrat (110) pourvu de marques physiques, lesdites marques physiques étant recouvertes d'au moins une couche active (112), l'état physique de la couche active étant modifié sous l'effet de l'application d'un faisceau laser, le substrat étant formé de pistes adjacentes alternativement en sillon et en plateau, les marques physiques étant formées sous forme de cuvettes (103) sur les pistes en plateau (101b), et sous forme de proéminences (102) sur les pistes en sillon (101a). L'invention s'applique notamment à la réalisation de disques optiques de grande capacité de stockage, et plus particulièrement à la réalisation de disques optiques préenregistrés.
摘要翻译：本发明涉及一种用于高密度光学存储的结构，其中所述结构包括具有物理标记的衬底（110），所述物理标记被至少一个有源层（112）覆盖，所述有源层的物理状态为在激光束的应用下被修改，所述衬底包括以沟槽和脊部的形式交替的相邻轨道，所述物理标记形成为所述焊盘轨道（101b）上的凹陷（103）的形状，并且形式为沟道（101a）上的突起（102）。本发明还涉及具有高存储容量的光盘的制造，更具体地说，涉及生产预先记录的光盘。

10. 发明申请

WO2008049793A1 PROCEDE ET DISPOSITIF D'ANALYSE DE RESEAUX DE CABLES ELECTRIQUES PAR SEQUENCES PSEUDO-ALEATOIRES 审中-公开
标题翻译：使用PSEUDORANDOM序列分析电缆网络的方法和装置
公开(公告)号：WO2008049793A1
公开(公告)日：2008-05-02
申请号：PCT/EP2007/061230
申请日：2007-10-19
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , RAVOT, Nicolas , BONHOMME, Yannick , AUZANNEAU, Fabrice
发明人： RAVOT, Nicolas , BONHOMME, Yannick , AUZANNEAU, Fabrice
IPC分类号： G01R31/08 , G01R31/11
CPC分类号： H04L43/50 , G01R31/086 , G01R31/088 , G01R31/11 , Y04S40/168
摘要： L'invention concerne un procédé et un dispositif d'analyse de câbles électriques en réseau, pour la détection et la localisation de défauts dans les câbles comportant au moins un embranchement d'où partent N tronçons secondaires. Le procédé consiste à injecter dans le réseau, en plusieurs points d'injection Ei, des séquences pseudo-aléatoires de signaux numériques PNi(t) dé-corrélées entre elles et à recueillir, en un ou plusieurs points d'observation Sj, des signaux temporels composites Rj(t) engendrés par la circulation des séquences émises et leurs réflexions dans les discontinuités d'impédance du réseau. On calcule alors la corrélation entre les signaux composites et les séquences pseudo-aléatoires décalées temporellement, et on recherche les positions de pics de corrélation pour en déduire la position de défauts dans le réseau en tenant compte de la vitesse de propagation des signaux dans le réseau.
摘要翻译：本发明涉及一种用于分析电缆网络以便检测和定位电缆中的缺陷的方法和装置，包括从N个次级部分延伸的至少一个分支。该方法包括在多个注入点Ei中将数字信号Pni（t）的伪随机序列彼此相关联并在一个或多个观测点Sj处收集复合时间信号Rj（t））通过输出序列的循环和其在网络阻抗不连续性中的反射而产生。该方法还包括计算复合信号与时间偏移伪随机序列之间的相关性并搜索相关峰的位置，以便在考虑到网络中的信号传播速度的同时导出网络中缺陷的位置网络。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式