专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明公开

EP1337063A2 Turbo encoding / decoding device and method for processing frame data 有权
标题翻译： Turboenkoder / Dekoder und Rahmenverarbeitungsverfahren
公开(公告)号：EP1337063A2
公开(公告)日：2003-08-20
申请号：EP03007405.8
申请日：1999-03-31
申请人： Samsung Electronics Co., Ltd.
发明人： Park, Chang Soo, Patent Team Samsung plaza , Jeong, Joong Ho , Lee, Hyeon Woo
IPC分类号： H04L1/00 , H03M13/27 , H03M13/29 , H03M13/49
CPC分类号： H04L1/005 , H03M13/27 , H03M13/2789 , H03M13/2903 , H03M13/2957 , H03M13/35 , H03M13/43 , H03M13/49 , H04L1/0007 , H04L1/0047 , H04L1/0055 , H04L1/0059 , H04L1/0066 , H04L1/0071
摘要： A turbo channel encoding/decoding device for a CDMA communication system. The device segments an input frame into multiple sub frames of an appropriate length when the input data frame is very long, and then encodes and decodes the sub frames. After frame encoding/decoding, the frames are recombined into the original input frame.
摘要翻译：一种用于CDMA通信系统的turbo信道编码/解码装置。当输入数据帧非常长时，该设备将输入帧划分成适当长度的多个子帧，然后对子帧进行编码和解码。在帧编码/解码之后，帧被重新组合成原始输入帧。

62. 发明公开

EP0983655A1 BIT DETECTION METHOD IN A RADIO COMMUNICATIONS SYSTEM 失效
标题翻译： BITDETEKTIONSVERFAHREN在无线通信系统
公开(公告)号：EP0983655A1
公开(公告)日：2000-03-08
申请号：EP98923281.4
申请日：1998-05-15
申请人： TELEFONAKTIEBOLAGET LM ERICSSON
发明人： MARTENSSON, Jan , BACKMAN, Johan
IPC分类号： H04L1/08 , H03M13/00 , H04Q7/20
CPC分类号： H04L1/08 , H03M13/43 , H04L1/0045 , H04L1/007 , H04L25/067
摘要： The present invention relates generally to the detection of bits which are protected by repetition, and which, along with their repetitions, have associated soft values available which give a measurement of the reliability of their received values. In particular, the present invention may be used in speech encoding in the GSM mobile communications system, and more particularly to the detection of those class 2 bits called pulse5 bits which are not protected with channel coding. In enhanced full rate (EFS) transmission in GSM there are 4 bits called pulse5 bits. These pulse5 bits are duplicated twice, giving three bits for each original bit, for a total of twelve pulse5 bits. These bits have associated soft values, a probability measure of their reliability, that are produced by the equaliser. These associated soft values are then used in the present invention to improve detection of these pulse5 bits over the state of the art which detects the pulse5 bits only using a majority decision among the 3 bits generated, without using their associated soft values.

63. 发明公开

EP0954108A1 Procédé et dispositif de codage correcteur d'erreurs pour des transmissions de données numériques à débit élevé, et procédé et dispositif de décodage correspondant 审中-公开
标题翻译：以高数据率的方法和装置用于纠错编码和解码用于传输
公开(公告)号：EP0954108A1
公开(公告)日：1999-11-03
申请号：EP99401017.1
申请日：1999-04-26
申请人： ALCATEL
发明人： Fang, Juing , Lemaire, Vincent
IPC分类号： H03M13/00
CPC分类号： H03M13/6561 , H03M13/2936 , H03M13/43
摘要： Pour réaliser une transmission codée dont le rendement puisse être adapté en fonction des besoins d'un système et d'une application, on propose de réaliser un codage de canal qui comporte plusieurs codeurs et décodeurs concaténés en série et en parallèle. Dans l'invention, les codeurs sont du type CSOC, c'est à dire des codeurs convolutifs orthogonaux. On montre qu'en agissant ainsi, on peut réaliser une adaptation parfaite avec des circuits dont la complexité et le coût sont par ailleurs très faibles et qui de ce fait supportent bien les hauts débits.
摘要翻译：该系统使用多个编码器和解码器，以保证匹配。该方法包括将（40）的比特流的比特进行编码，成子块（42-43）。平行正交卷积编码进行的子块的位以产生并行的子符号。所得卷积正交编码是的类型M / M + 1，其中m darstellt的子块的位的数目。然后，子符号连接起来。独立claimsoft包括用于编码设备。

64. 发明公开

EP0907256A2 Apparatus for convolutional self-doubly orthogonal encoding and decoding 有权
标题翻译： Vorrichtung zur Codierung und Decodierung von zweifachorthogonalen Faltungscodes
公开(公告)号：EP0907256A2
公开(公告)日：1999-04-07
申请号：EP98118685.1
申请日：1998-10-02
申请人： HARRIS CORPORATION
发明人： GAGNON, Francois , HACCOUN, David , BATANI, Naim , CARDINAL, Christian
IPC分类号： H03M13/12 , H03M13/22
CPC分类号： H03M13/43 , H03M13/23
摘要： An encoder and decoder for generating and decoding convolutional codes of improved orthogonality. In an embodiment the encoder includes a K-bit length shift register for receiving a input serial stream of information bits and providing for each input bit a K-bit parallel output to a self-doubly orthogonal code sequence generator. The encoded symbol stream is threshold decoded iteratively using the inversion of the convolutional self-doubly orthogonal parity code generators.
摘要翻译：用于产生和解码具有改进的正交性的卷积码的编码器和解码器。在一个实施例中，编码器包括一个K位长度移位寄存器，用于接收输入的信息比特串流，并为每个输入比特提供一个K比特并行输出到一个双重正交码序列发生器。使用卷积自二进制正交奇偶校验码生成器的反转迭代地对编码符号流进行阈值解码。

65. 发明公开

EP0176099A3 Method and apparatus for error correction 失效
标题翻译：用于纠错的方法和设备
公开(公告)号：EP0176099A3
公开(公告)日：1987-05-13
申请号：EP85112206
申请日：1985-09-26
申请人： KABUSHIKI KAISHA TOSHIBA
发明人： Matsushita, Akira c/o Patent Division
IPC分类号： H04N07/087
CPC分类号： H04N7/0357 , H03M13/43
摘要： According to one aspect of the present invention, an apparatus for error correction is comprised of a data storing section (30) for storing data to be corrected which includes a data field and an error correction field comprised of a predetermined number of bits, a data readout section (100, 40, 90) for reading out, at a first timing, the data to be corrected from the data storing section (30) into a first line, and, at a second timing, into a second line, an error detection section (50, 60) for fetching the data to be corrected as read out into the first line, and for applying a predetermined operation to the data to be corrected, thereby generating, in synchronism with the second timing, correction data corresponding to error data, a correction section (70) for periodically fetching both the data to be corrected as read out into the second line, and the correction data generated by the error detection section (50, 60), and for subjecting the data to a predetermined correction processing to thereby produce corrected data, and a data write section (100, 130, 80) for storing into the data storing section (30) the corrected data as output from the correction section (70).
摘要翻译：根据本发明的一个方面，用于纠错的设备包括：数据存储部分（30），用于存储待校正的数据，该数据包括数据字段和由预定数量的比特组成的纠错字段;数据读出部分（100,40,90），用于在第一时刻从数据存储部分（30）读出要校正的数据到第一行，并且在第二时刻读入第二行，读出部分检测部分（50,60），用于在读出到第一行中时读取要被校正的数据，并且用于对要校正的数据施加预定操作，由此与第二定时同步地产生与误差相对应的校正数据数据;一个校正部分（70），用于周期性地提取被读出到第二行中的待校正数据和由错误检测部分（50,60）产生的校正数据，并且用于对数据进行预定校正处理从而产生校正数据;以及数据写入部分（100,130,80），用于将从校正部分（70）输出的校正数据存入数据存储部分（30）。

66. 发明专利

KR20210034088A KR20210034088A - Improved bit flipping method 审中-公开
公开(公告)号：KR20210034088A
公开(公告)日：2021-03-29
申请号：KR1020217007264A
申请日：2019-08-02
申请人： 마이크론 테크놀로지, 인크
发明人： 리차드 이. 파켄탈
IPC分类号： G06F11/10 , H03M13/05
CPC分类号： G06F11/1012 , H03M13/37 , G06F11/1048 , G06F11/1068 , G06F11/1076 , H03M13/05 , H03M13/43
摘要： 향상된 비트 플립핑 방식을 사용하여 메모리 셀(들)을 작동시키기 위한 방법, 시스템 및 디바이스가 설명된다. 향상된 비트 플립핑 방식은 대응하는 코드워드 내 데이터 비트가 플립핑되는지를 나타내는 플립 비트의 생성과 동시에 코드워드 내 데이터 비트의 오류 정정을 수행하고; 코드워드 내 반전 비트(들)의 오류 정정의 수행을 삼가고; 다수의 반전 비트를 사용하여 높은 신뢰성의 플립 비트를 생성하기 위한 방법, 시스템 및 디바이스를 포함할 수도 있다. 예를 들어, 훨씬 더 신뢰성 있는 플립 비트는 복수의, 다수의 또는 모든 반전 비트가 데이터 비트가 반전된 상태로 있는 것을 나타내는지를 결정함으로써 생성될 수도 있다.

67. 发明专利

JP2010515401A Decoding device and method of the complete difference set cyclic code and difference set cyclic code 有权
公开(公告)号：JP2010515401A
公开(公告)日：2010-05-06
申请号：JP2009544813
申请日：2008-03-31
申请人：サムスンエレクトロニクスカンパニーリミテッド
发明人：ヴァシリー・プリビロヴ
IPC分类号： H03M13/15
CPC分类号： H04L1/0045 , H03M13/15 , H03M13/3746 , H03M13/43 , H03M13/618
摘要：本発明は、ヌルデータビットを含む符号語で構成されるデータを受信し、ＢＵＤ(Bit Under Decoding)を１ビットずつシフトしつつ、受信されたデータを復号するデコーダレジスタと、デコーダレジスタから出力されるデータに所定のチェック方程式を適用し、チェック結果を出力する接続ユニットと、接続ユニットから出力されるチェック結果によって誤りが検出されるか否かを判定し、判定結果を出力する多数論理ユニットと、受信されたデータの誤りが存在するか、及び復号データの訂正不可能な誤りがあるか否かを判定する誤り情報ユニットと、を含む復号装置を提供する。

69. 发明专利

JPH11511607A Forward error correction method using the data words to be repeated 失效
公开(公告)号：JPH11511607A
公开(公告)日：1999-10-05
申请号：JP51017797
申请日：1996-08-21
申请人：テレフオンアクチーボラゲツトエルエムエリクソン(パブル)
发明人：ヘドベルグ，マッツ，グンナル
IPC分类号： H03M13/00 , H03M13/15 , H03M13/43 , H03M13/45 , H04L1/00 , H04L1/08
CPC分类号： H04L1/0057 , H03M13/15 , H03M13/152 , H03M13/43 , H03M13/451 , H03M13/6306 , H04L1/08
摘要： (57)【要約】符号化され、受信された数個のデータワードのビット毎の多数決をとり、多数決の結果を単に復号化する代わりに、受信されたどのワードも復号化することによりワードを有効に復号化する確率を高めることができる。受信されたワードが正しいワードとして、または１ビットの誤りが訂正されたか、または２ビットの誤りが訂正されたワードが復号化された場合、この復号化されたワードを受信ワードとして使用できる。更に、受信されたワードの小グループのすべての組み合わせに対し、ビット毎の多数決をとり、これら結果を復号器へ送ってもよい。復号器が正しいワードまたはこれら組み合わせの１つに対し１ビットまたは２ビットの誤りが訂正されたワードをレポートする場合、このワードを受信されたワードとして使用できる。誤り訂正復号器を適性に構成すれば、ＢＣＨ符号の代表的な能力を越えた能力で誤り訂正を実現できる。ワード毎の多数決も記載されている。特に誤ったデータの短いバーストが受信される状況において、悪化した通信チャンネルを通過後受信されたワードの数個の繰り返しから実際に送信されたワードを正確に決定する確率が高められる。

70. 发明专利

JPS59133751A Error correcting and decoding system 失效
标题翻译：错误修正和解码系统
公开(公告)号：JPS59133751A
公开(公告)日：1984-08-01
申请号：JP657983
申请日：1983-01-20
申请人： Nippon Hoso Kyokai
发明人： YAMADA TSUKASA
IPC分类号： H03M13/00 , H03M13/43 , H04L1/00 , H04N7/025 , H04N7/03 , H04N7/035
CPC分类号： H03M13/43
摘要： PURPOSE:To improve the error correcting capacity without deteriorating the error detecting capacity by performing the correction after shifting the bit position when the error correction is impossible. CONSTITUTION:An information bit 200 is obtained when an information part has 190 bits by contracting the original code by a bit, and the bit 200 is turned into a transmission packet signal 205 through a switch 204. At the same time, the bit 200 produces a parity bit through switches 202 and 203 and via an adder 206. Then the signals equivalent to a packet are delivered in the order of the information bit and the parity bit. While a received signal 300 is equal to an input signal to be corrected and has 273 bits with addition of 0 to the data head. A data register 301 stores the data to be corrected, and a syndrome register 302 consists of a shift register of 82 bits. The adders 303-323 produce input signals to be applied to a majority circuit 341. The output 342 of the circuit 341 and the output of the register 301 are supplied to an adder 343. Then the data 344 is delivered after the output of the register 301 is corrected by the error correcting signal 342.
摘要翻译：目的：通过在误差校正不可能的位位置后进行校正，可以提高误差校正能力，同时不损害误差检测能力。构成：当信息部分通过将原始码缩小比特而具有190比特，并且通过开关204将比特200转换成发送分组信号205时，获得信息比特200.同时，比特200产生通过开关202和203以及经由加法器206的奇偶校验位。然后，以信息位和奇偶校验位的顺序传送等于分组的信号。而接收信号300等于要校正的输入信号，并且具有添加到数据头的273位。数据寄存器301存储要校正的数据，并且校正子寄存器302由82位的移位寄存器组成。加法器303-323产生要施加到多数电路341的输入信号。电路341的输出342和寄存器301的输出被提供给加法器343.然后在寄存器的输出之后传送数据344 301由纠错信号342校正。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式