专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明授权

US08223530B2 Variable-resistance memory device and its operation method 有权
标题翻译：可变电阻存储器件及其操作方法
公开(公告)号：US08223530B2
公开(公告)日：2012-07-17
申请号：US12760262
申请日：2010-04-14
申请人： Makoto Kitagawa
发明人： Makoto Kitagawa
IPC分类号： G11C11/00
CPC分类号： G11C13/0009 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C2013/0054 , G11C2013/0092 , G11C2213/11 , G11C2213/34 , G11C2213/56 , G11C2213/79
摘要： A variable-resistance memory device includes: memory cells; first wires; a second wire; a drive/control section; and a sense amplifier.
摘要翻译：可变电阻存储器件包括：存储器单元; 第一根线第二根线驱动/控制部分; 和一个读出放大器。

62. 发明申请

US20100289941A1 IMAGE PICKUP APPARATUS AND OPTICAL-AXIS CONTROL METHOD 有权
标题翻译：图像拾取装置和光轴控制方法
公开(公告)号：US20100289941A1
公开(公告)日：2010-11-18
申请号：US12812142
申请日：2009-01-09
申请人： Hiroshi Ito , Makoto Kitagawa , Tomoya Shimura , Shinichi Arita , Satoru Inoue , Hirokazu Katakame , Sakae Saito , Shunichi Sato
发明人： Hiroshi Ito , Makoto Kitagawa , Tomoya Shimura , Shinichi Arita , Satoru Inoue , Hirokazu Katakame , Sakae Saito , Shunichi Sato
IPC分类号： G02B13/16 , G03B13/00 , H04N5/232
CPC分类号： G03B5/00 , G02B3/0056 , G02B3/14 , G02B7/365 , G02F1/1313 , G02F2001/294 , G03B15/00 , G03B2205/0007 , H04N5/2254 , H04N5/232 , H04N5/349
摘要： In order to perform adjustment of relative positions between an optical system and imaging devices, a plurality of the imaging devices, a plurality of solid lenses that form images of the imaging devices, and a plurality of optical-axis control units that control the direction of optical axes of light incident to the imaging devices are included.
摘要翻译：为了执行光学系统和成像装置之间的相对位置的调整，多个成像装置，形成成像装置的图像的多个实心透镜和控制成像装置的方向的多个光轴控制单元包括入射到成像装置的光的光轴。

63. 发明授权

US07558134B2 Semiconductor memory device and its operation method 失效
标题翻译：半导体存储器件及其操作方法
公开(公告)号：US07558134B2
公开(公告)日：2009-07-07
申请号：US11715413
申请日：2007-03-08
申请人： Makoto Kitagawa
发明人： Makoto Kitagawa
IPC分类号： G11C7/00
CPC分类号： G11C11/405 , G11C7/12 , G11C7/18 , G11C8/16 , G11C11/4094 , G11C11/4097 , G11C2207/005 , G11C2207/2281 , G11C2207/229
摘要： A semiconductor memory device includes a memory-cell array, a read bit line, a write bit line, a sense amplifier, a first sense line, a second sense line, a first bit line switch, and a second bit line switch. The memory-cell array is laid out to form an array. The read bit line is shared by plural memory cells and connected to a data output node. The write bit line is shared by plural memory cells and connected to a data input node. The sense amplifier is configured to sense a difference in electric potential. The first sense line is connected to one of the input terminals. The second sense line is connected to the other input terminal. The first bit line switch is configured to control electrical connection and disconnection. The second bit line switch is configured to control electrical connection and disconnection.
摘要翻译：半导体存储器件包括存储单元阵列，读位线，写位线，读出放大器，第一感测线，第二感测线，第一位线开关和第二位线开关。存储单元阵列被布置成形成阵列。读位线由多个存储器单元共享并连接到数据输出节点。写位线由多个存储器单元共享并连接到数据输入节点。感测放大器被配置为感测电位差。第一感测线连接到输入端之一。第二感测线连接到另一输入端。第一位线开关配置为控制电气连接和断开。第二位线开关被配置为控制电气连接和断开。

64. 发明申请

US20090086536A1 Semiconductor device 失效
标题翻译：半导体器件
公开(公告)号：US20090086536A1
公开(公告)日：2009-04-02
申请号：US12230283
申请日：2008-08-27
申请人： Makoto Kitagawa , Mitsuo Soneda
发明人： Makoto Kitagawa , Mitsuo Soneda
IPC分类号： G11C11/34 , G11C7/00 , G11C8/00
CPC分类号： G11C11/39
摘要： A semiconductor device includes a memory cell including a thyristor element with a gate having a pnpn structure formed in a semiconductor substrate, and a plurality of access transistors formed on the semiconductor substrate and each connected at a first terminal thereof to a storage node at one terminal of the thyristor element such that a potential at the storage node can be transmitted to bit lines different from each other, the gate of the thyristor element and the gates of the plurality of access transistors of the memory cell being connected to word lines different from one another.
摘要翻译：一种半导体器件包括：存储单元，具有在半导体衬底中形成有pnpn结构的栅极的晶闸管元件和形成在半导体衬底上并分别在其第一端部连接到一个端子处的存储节点的多个存取晶体管的晶闸管元件，使得存储节点处的电位可以传输到彼此不同的位线，晶闸管元件的栅极和存储单元的多个存取晶体管的栅极连接到不同于一个的字线另一个。

65. 发明申请

US20080165592A1 Semiconductor memory device, sense amplifier circuit and memory cell reading method 有权
标题翻译：半导体存储器件，读出放大器电路和存储单元读取方法
公开(公告)号：US20080165592A1
公开(公告)日：2008-07-10
申请号：US11984813
申请日：2007-11-21
申请人： Makoto Kitagawa , Wataru Otsuka
发明人： Makoto Kitagawa , Wataru Otsuka
IPC分类号： G11C7/00
CPC分类号： G11C11/16
摘要： A semiconductor memory device includes: a memory cell; a sense line; and a sense amplifier circuit connected to the memory cell via the sense line. The sense amplifier circuit includes a differential sense amplifier, a pull-up section, a read gate transistor, and a threshold correction section.
摘要翻译：半导体存储器件包括：存储单元; 感觉线; 以及通过感测线连接到存储单元的读出放大器电路。读出放大器电路包括差分读出放大器，上拉部分，读取栅极晶体管和阈值校正部分。

66. 发明申请

US20060165000A1 Multiplicity adjustment system and method 有权
标题翻译：多重调整系统及方法
公开(公告)号：US20060165000A1
公开(公告)日：2006-07-27
申请号：US11129332
申请日：2005-05-16
申请人： Toshihiro Nakaminami , Makoto Kitagawa , Mitsuhiko Yoshimura , Susumu Kobayashi , Misa Ikeuchi
发明人： Toshihiro Nakaminami , Makoto Kitagawa , Mitsuhiko Yoshimura , Susumu Kobayashi , Misa Ikeuchi
IPC分类号： G01R31/08
CPC分类号： H04L67/1008 , H04L67/1002 , H04L67/1012 , H04L67/1029 , H04L67/125
摘要： A multiplicity adjustment agent collects request information database from a sub-system including an element of a system to be monitored. An individual sub-system's multiplicity adjustment server sorts and merges request information collected from each sub-system for each element/request path. An integrated multiplicity analysis server calculates a necessary multiplicity on the basis of the request information.
摘要翻译：多重调整代理从包括要监视的系统的元素的子系统收集请求信息数据库。单个子系统的多重调整服务器对每个子系统针对每个元素/请求路径收集的请求信息进行排序和合并。综合多重分析服务器根据请求信息计算必要的多重性。

67. 发明授权

US06483496B2 Drive circuit for display apparatus 失效
标题翻译：显示装置的驱动电路
公开(公告)号：US06483496B2
公开(公告)日：2002-11-19
申请号：US09348709
申请日：1999-07-07
申请人： Mitsugu Kobayashi , Makoto Kitagawa
发明人： Mitsugu Kobayashi , Makoto Kitagawa
IPC分类号： G09G336
CPC分类号： G09G3/3611 , G09G2320/0606 , G09G2320/0626 , G09G2320/066 , G09G2320/0673
摘要： A reference voltage control circuit is provided and includes a reference voltage data generator circuit for generating reference voltage data PD from brightness data BD, and a selector for selecting, in accordance with a timing control signal Tc, a reference voltage data CD and digital R, G, and B data. By varying the reference voltage level in accordance with the brightness level, the DC component of the voltage signal obtained by clamping the reference voltage level is controlled. Furthermore, when controlling the brightness for every R, G, and B color, the reference voltage data CD (CDR, CDG, CDB) for the R, G, and B colors are generated by adding the brightness data BD and the sub-brightness data SB (SBR, SBG, SBB) for every R, G, and B color.
摘要翻译：提供了参考电压控制电路，并且包括用于从亮度数据BD产生参考电压数据PD的参考电压数据发生器电路，以及用于根据定时控制信号Tc选择参考电压数据CD和数字R的选择器， G和B数据。通过根据亮度电平改变参考电压电平，控制通过钳位参考电压电平获得的电压信号的直流分量。此外，当控制每个R，G和B颜色的亮度时，通过将亮度数据BD和子亮度相加来产生用于R，G和B颜色的参考电压数据CD（CDR，CDG，CDB）数据SB（SBR，SBG，SBB）对于每种R，G和B颜色。

68. 外观设计

USD375281S Motorcycle 失效
公开(公告)号：USD375281S
公开(公告)日：1996-11-05
申请号：US26951
申请日：1994-10-07
申请人： Makoto Kitagawa , Masamoto Ito
设计人： Makoto Kitagawa , Masamoto Ito

69. 外观设计

USD372442S Motorcycle 失效
公开(公告)号：USD372442S
公开(公告)日：1996-08-06
申请号：US33351
申请日：1995-01-10
申请人： Makoto Kitagawa , Hirotsugu Ueno
设计人： Makoto Kitagawa , Hirotsugu Ueno

70. 外观设计

USD305747S Motorcycle 失效
公开(公告)号：USD305747S
公开(公告)日：1990-01-30
申请号：US11775
申请日：1987-02-06
申请人： Makoto Kitagawa , Tetsuro Kataoka , Shinri Chibuka , Kazuhiro Sakamoto
设计人： Makoto Kitagawa , Tetsuro Kataoka , Shinri Chibuka , Kazuhiro Sakamoto

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式