专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明公开

KR1020110039350A 시험 장치 및 시험 방법 有权
标题翻译：测试装置和测试方法
公开(公告)号：KR1020110039350A
公开(公告)日：2011-04-15
申请号：KR1020117003479
申请日：2008-09-04
申请人： 가부시키가이샤 어드밴티스트
发明人： 카네코,쿠니유키 , 와타나베,나오요시
IPC分类号： G01R31/28 , G11C29/56
CPC分类号： G11C29/56 , G11C16/04
摘要： 복수의 출력 단자를 구비한 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스를 시험하기 위한 시험 명령열을 실행하는 실행부와, 복수의 출력 단자 중 적어도 1개의 출력 단자를 지정하는 복수의 설정 데이터를 기억하는 기억부와, 설정 데이터에 의해 지정되는 출력 단자로부터의 출력 신호의 값이 기대값과 일치하는지 여부를 검출하는 검출부와, 검출부에 의한 검출 결과에 따라 시험 명령열의 실행 시컨스를 변경하는 적어도 2개의 검출 명령의 실행에 있어서, 기억부 내의 다른 설정 데이터를 선택하여 상기 검출부에 공급하는 선택부를 포함하는 시험 장치를 제공한다.

52. 发明授权

KR101025265B1 통전 부재, 접속 부재, 시험 장치 및 접속 부재를 수선하는 방법 有权
公开(公告)号：KR101025265B1
公开(公告)日：2011-03-29
申请号：KR1020107019219
申请日：2009-09-10
申请人： 가부시키가이샤 어드밴티스트
发明人： 우메무라,요시하루
IPC分类号： H01L21/66 , G01R1/067
CPC分类号： G01R31/2889
摘要： 피시험 디바이스를 시험하는 테스트 헤드 및 피시험 디바이스를 전기적으로 접속하는 접속 부재의 프레임에 설치된 개구에, 테스트 헤드와 피시험 디바이스를 전기적으로 접속하는 도전부, 및 탄성을 가지고, 도전부를 유지하는 유지부를 가지는 통전 부재를, 착탈 가능하게 배치한다. 통전 부재는, 유지부의 탄성에 의해, 프레임에 착탈 가능하게 유지되어도 된다. 유지부는 개구에 끼워지는 볼록부를 포함하고, 통전 부재는, 볼록부와 상기 개구의 측면의 사이에 생기는 힘에 의해, 프레임에 착탈 가능하게 유지되어도 된다.

53. 发明公开

KR1020110020843A 패턴 발생기 有权
标题翻译：图案发生器
公开(公告)号：KR1020110020843A
公开(公告)日：2011-03-03
申请号：KR1020107028627
申请日：2008-05-21
申请人： 가부시키가이샤 어드밴티스트
发明人： 야수이,타카히로
IPC分类号： G11C29/56 , G11C8/04 , G11C8/06
CPC分类号： G11C29/56 , G11C29/56004
摘要： 어드레스 신호 발생 회로(10)는 메모리의 액세스처 어드레스를 나타내는 어드레스 신호(ADRS_IN)를 생성한다. 반전 금지 신호 생성부(12)는 어드레스 신호(ADRS_IN)와 동일한 비트 폭을 갖고, 어드레스 신호(ADRS_IN)의 각 비트의 반전을 금지하는 반전 금지 신호(INH1∼INH5)를 복수 패턴 생성한다. 셀렉터(14)는 반전 금지 신호 생성부(12)에 의해 생성되는 복수 패턴의 반전 금지 신호(INH1∼INH5)로부터 어느 하나를 선택하여 출력한다. 어드레스 신호 반전 회로(16)는 반전 제어 신호(INVERT)가 인가되면, 어드레스 신호(ADRS_IN)의 각 비트 중, 셀렉터(14)에 의해 선택된 반전 금지 신호(INH)에 의해 반전이 금지되지 않는 비트만을 반전하여 출력한다.

54. 发明授权

KR101015488B1 시험 장치 失效
标题翻译：测试仪
公开(公告)号：KR101015488B1
公开(公告)日：2011-02-22
申请号：KR1020097017761
申请日：2007-03-08
申请人： 가부시키가이샤 어드밴티스트
发明人： 도이,마사루 , 사토,시냐
IPC分类号： G11C29/04 , G11C29/48 , G11C29/56
CPC分类号： G11C29/44 , G11C29/4401 , G11C29/70 , G11C2029/1208
摘要： 메모리 뱅크마다 또한 블록 마다 불량 셀의 수를 기억하는 불량 카운트 메모리와, 메모리 뱅크마다 시험 대상 블록 내에서 검출된 불량 셀의 수를 기억하는 불량 카운트 레지스터와, 각 메모리 뱅크로부터 시험 대상 블록 내의 일부 페이지씩을 순차적으로 독출하는 메모리 독출부와, 메모리 독출부에 의해 각 페이지로부터 독출된 데이터를 기대값과 비교한 결과에 기초하여 각 페이지 내의 불량 셀을 검출하는 검출부와, 불량 셀이 검출된 페이지를 포함한 메모리 뱅크에 대응하는 불량 카운트 레지스터의 값을 검출된 불량 셀의 수만큼 증가시키는 불량 카운트부와, 시험 대상 블록 내의 각 페이지의 불량 검출을 끝낸 메모리 뱅크에 대응해 불량 카운트 레지스터에 기억된 불량 셀의 수를 불량 카운트 메모리 중에서의 해당 메모리 뱅크의 해당 시험 대 상 블록에 대응하는 기억 영역에 기입하는 기입부를 포함하는 시험 장치를 제공한다.
시험 장치, 메모리 뱅크, 불량 셀, 리페어 처리

55. 发明公开

KR1020110008259A 시험용 웨이퍼 유닛, 및 시험 시스템 有权
标题翻译：测试晶圆单元和测试系统
公开(公告)号：KR1020110008259A
公开(公告)日：2011-01-26
申请号：KR1020107026132
申请日：2008-06-02
申请人： 가부시키가이샤 어드밴티스트
发明人： 와타나베,다이스케 , 오카야스,토시유키
IPC分类号： H01L21/66 , G01R31/28
CPC分类号： G01R31/31917 , G01R31/318511 , H01L22/32
摘要： 피시험 웨이퍼에 형성되는 복수의 피시험 회로를 시험하는 시험 시스템에 있어서, 복수의 피시험 회로와 신호를 주고 받는 시험용 웨이퍼 유닛과, 상기 시험용 웨이퍼 유닛을 제어하는 제어 장치를 포함하고, 상기 시험용 웨이퍼 유닛은, 반도체 재료로 형성되어, 각각의 상기 피시험 회로와 신호를 주고 받는 시험용 웨이퍼와, 상기 시험용 웨이퍼에서, 복수의 상기 피시험 회로와 대응하여 설치되어, 각각 대응하는 상기 피시험 회로로부터 수취한 신호에 따른 루프백 신호를, 각각의 상기 피시험 회로에 공급하는 복수의 루프백부를 포함하는 시험 시스템을 제공한다.
摘要翻译：多个血液在测试系统用于测试的测试电路，多个测试电路的和的信号，测试晶片和用于控制测试单元，用于测试晶片连通形成的测试晶片单元晶片的控制装置单元由半导体材料形成，它是在每个被测电路和用于与多个被测电路的测试晶片和用于通信的测试晶片，在关联的信号的提供，从所述电路接收的下测试，每个对应以及多个环回部分，用于将与一个信号对应的环回信号提供给每个被测电路。

56. 发明公开

KR1020110005284A 시험 시스템, 전자 디바이스, 및 시험 장치 有权
标题翻译：测试系统，电子设备和测试设备
公开(公告)号：KR1020110005284A
公开(公告)日：2011-01-17
申请号：KR1020107026133
申请日：2009-05-29
申请人： 가부시키가이샤 어드밴티스트
发明人： 와타나베,다이스케 , 오카야스,토시유키
IPC分类号： G11C29/12 , G01R31/26 , H01L21/66
CPC分类号： G01R31/3187 , G01R31/31724 , G11C29/12 , G11C2029/0401 , G11C2029/5602
摘要： 피시험 디바이스를 시험하는 시험 시스템에 있어서, 피시험 디바이스의 내부에 설치되어, 피시험 디바이스의 동작 회로를 시험하는데 이용되는 복수의 시험용 내장 회로와, 복수의 시험용 내장 회로에 대하여 공통 버스를 통해서 전기적으로 접속되어, 주어지는 외부 신호에 따른 디바이스 내 제어 신호를 공통 버스에 공급하는 것으로, 각각의 시험용 내장 회로를 제어하는 디바이스측 제어부와, 디바이스측 제어부에 외부 신호를 공급하는 시험 장치를 포함하는 시험 시스템을 제공한다.

57. 发明公开

KR1020110005274A 시험 장치, 시험 방법 및 시스템 有权
标题翻译：测试设备，测试方法和系统
公开(公告)号：KR1020110005274A
公开(公告)日：2011-01-17
申请号：KR1020107025904
申请日：2008-08-28
申请人： 가부시키가이샤 어드밴티스트
发明人： 야마시타,히로나가
IPC分类号： G01R31/26 , H01L21/66
CPC分类号： G01R31/31907 , G01R31/2806 , G01R31/31903 , G06F11/3051 , G06F17/40 , G06F19/00
摘要： 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스의 시험을 제어하는 제어 장치와, 피시험 디바이스와의 사이에 신호를 주고 받는 복수의 시험 모듈과, 제어 장치 및 복수의 시험 모듈의 사이를 접속하는 복수의 중계 장치로서, 제어 장치 또는 제어 장치 측의 중계 장치에 접속되는 상위측 포트부와, 시험 모듈 측의 중계 장치 또는 시험 모듈에 접속되는 적어도 하나의 하위측 포트부를 각각 가지는 복수의 중계 장치를 구비하고, 각각의 중계 장치는, 시험 모듈로부터 제어 장치에의 패킷을 어느 하나의 하위측 포트부에서 수신하여, 해당 하위측 포트부의 포트 식별 정보를 패킷에 부가하여 상위측 포트부로부터 송신하고, 제어 장치는, 패킷에 부가된, 시험 모듈로부터 해당 제어 장치에 이르는 경로 상의 각각의 하위측 포트부의 포트 식별 정보에 기초하여, 패킷을 송신한 시험 모듈에의 경로 정보를 특정하는 시험 장치를 제공한다.

58. 发明公开

KR1020100133480A 루프형 클럭 조정 회로 및 시험 장치 失效
标题翻译：环路类型时钟调整电路和测试设备
公开(公告)号：KR1020100133480A
公开(公告)日：2010-12-21
申请号：KR1020107025369
申请日：2009-04-07
申请人： 가부시키가이샤 어드밴티스트
发明人： 후지타,카즈히로 , 야마모토,카즈히로 , 수다,마사카츠
IPC分类号： H03L7/081 , H03L7/06
CPC分类号： H03L7/0812 , H03L7/093 , H03L7/18
摘要： 가변 지연 회로는 기준 클럭에 대하여 아날로그 신호에 대응한 가변 지연을 부여하고, 지연 클럭을 생성한다. 위상 검출부는 지연 클럭과 기준 클럭의 위상차를 검출하고, 위상차에 대응한 레벨을 취하는 위상차 신호를 생성한다. 카운터는 위상차 신호의 레벨에 대응하여 카운트업 또는 카운트다운을 한다. 디지털 아날로그 변환기는 카운터의 카운트 값을 아날로그 신호로 변환하여, 가변 지연 회로에 공급한다. 카운터는, 제 1 온도계 코드를 이용하여, 위상차 신호에 대응하여 카운트 값의 하위자릿수를 카운트하는 제 1 카운터(22)와; 제 2 온도계 코드를 이용하여, 위상차 신호에 대응하여 카운트 값의 상위자릿수를 카운트하는 제 2 카운터(24)와; 제 1 카운터(22)와 제 2 카운터(24)가 캐리 동작 및 브로우 동작 중이어도 해밍 거리가 1로 되는 제어를 하는 제어 회로(26)와; 를 포함한다.

59. 发明公开

KR1020100133010A 통신 시스템, 시험 장치, 통신 장치, 통신 방법 및 시험 방법 有权
标题翻译：通信系统，测试设备，通信设备，通信方法和测试方法
公开(公告)号：KR1020100133010A
公开(公告)日：2010-12-20
申请号：KR1020107025298
申请日：2008-08-28
申请人： 가부시키가이샤 어드밴티스트
发明人： 코스기,마사아키
IPC分类号： H04B3/46 , H04L1/24 , H04B10/07
CPC分类号： G01R31/31907 , G01R31/2806 , G01R31/31903 , G06F11/3051 , G06F17/40 , G06F19/00
摘要： 제1 통신 장치 및 제2 통신 장치를 구비한 통신 시스템에 있어서, 제1 통신 장치는, 제1 데이터 신호선을 통하여 제2 통신 장치와 통신하는 통신부와, 제2 통신 장치가 제1 통신 장치와 통신할 수 있는 얼라이브 상태인지 여부를 나타내는 얼라이브 신호를 제1 얼라이브 신호선을 통하여 수신하는 얼라이브 신호 수신부와, 제2 통신 장치가 얼라이브 상태가 아닌 경우에, 제2 통신 장치에 리세트 신호를 송신하는 리세트 신호 송신부를 포함하고, 제2 통신 장치는, 제1 데이터 신호선을 통하여 제1 통신 장치와 통신하는 통신부와, 제1 얼라이브 신호선을 통하여 얼라이브 신호를 송신하는 얼라이브 신호 송신부와, 리세트 신호를 수신했을 경우에, 제2 통신 장치의 통신부를 리세트하는 리세트 신호 수신부를 포함하는 통신 시스템을 제공한다.

60. 发明授权

KR100995812B1 시험 장치, 시험 방법, 및 프로그램 有权
标题翻译：测试设备，测试方法和程序
公开(公告)号：KR100995812B1
公开(公告)日：2010-11-23
申请号：KR1020087016561
申请日：2006-12-26
申请人： 가부시키가이샤 어드밴티스트
发明人： 야마다타츠야 , 도이마사루 , 사토우시냐
IPC分类号： G01R31/3183 , G01R31/28
CPC分类号： G01R31/31725 , G01R31/31726 , G01R31/31727 , G01R31/31937
摘要： 피 시험 디바이스를 시험하는 시험 장치에 있어서, 상기 피 시험 디바이스의 동작 주기에 따른 시험 주기를 정하는 레이트 신호를 발생하는 주기 발생기; 상기 피 시험 디바이스가 발생한 상기 피 시험 디바이스의 동작 클럭 신호를 입력하고, 상기 레이트 신호를 기준으로 하는 상기 동작 클럭 신호의 위상차를 검출하는 위상 비교부 상기 레이트 신호에 동기하여, 상기 피 시험 디바이스에 공급해야 할 시험 신호를 생성하는 시험 신호 발생부 상기 위상차에 따라 상기 시험 신호를 지연시켜, 상기 동작 클럭 신호와 실질적으로 동기시키는 지연부 및 지연된 상기 시험 신호를 상기 피 시험 디바이스에 공급하는 시험 신호 공급부를 포함하는 시험 장치를 제공한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式