会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 41. 发明申请
    • CIRCUIT INTEGRE COMPORTANT DES SOUS-ENSEMBLES CONNECTES EN SERIE
    • 包含系列连接子系统的集成电路
    • WO2004051446A1
    • 2004-06-17
    • PCT/FR2003/003449
    • 2003-11-21
    • COMMISSARIAT A L'ENERGIE ATOMIQUECHATROUX, DanielBELLEVILLE, Marc
    • CHATROUX, DanielBELLEVILLE, Marc
    • G06F1/26
    • G06F1/26G06F1/10
    • Le circuit intégré comporte des sous-ensembles (2) connectés en série, permettant d'assurer la synchronisation des sous-ensembles de manière simple. Chaque sous-ensemble comporte une première borne (B1) et une seconde borne (B2) d'alimentation et une entrée d'horloge (H1 à H5). Les sous­ ensembles sont connectés en série aux bornes d'une source de tension d'alimentation (3), de manière à ce que les différents sous-ensembles soient parcourus par le même courant (I). L'entrée d'horloge (H1 à H5) de chaque sous-ensemble (2a à 2e) est connectée à un circuit d'horloge commun (5) par l'intermédiaire de dispositifs (6a à 6e) aptes à décaler les niveaux du signal d'horloge, par exemple comportant des condensateurs et/ou des transistors. Chaque sous-ensemble peut comporter un condensateur de découplage et un circuit de limitation de tension entre ses premières et secondes bornes d'alimentation.
    • 本发明涉及包括串联连接的子组件(2)的集成电路,以提供子组件的简单同步。 每个子组件包括第一线路终端(B1)和第二线路终端(B2)和时钟输入(H1至H5)。 子组件串联连接到电源电压源(3)的端子,使得各个子组件循环相同的电流(I)。 每个子组件(2a至2e)的时钟输入(H1至H5)通过适于偏移时钟信号电平的器件(6a至6e)连接到公共时钟电路(5),例如包括电容器和/或晶体管。 每个子组件可以在其第一和第二线路端子之间包括一个旁路电容器和一个限压电路。