专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明授权

KR100464294B1 저항체층겸용음극층을갖는필드에미션어레이및그제조방법 失效
标题翻译：任务阵列及其制造方法具有用作电阻层的阴极层
公开(公告)号：KR100464294B1
公开(公告)日：2005-05-27
申请号：KR1019980000548
申请日：1998-01-12
申请人： 삼성에스디아이 주식회사
发明人： 최준희 , 김종민
IPC分类号： H01J1/30
摘要： 본 발명은 ITO(Indium tin oxide)의 산소 분압 및 온도에 변화에 따른 비저항 특성의 변화를 이용하여, 저항체층과 음극층의 기능을 동시에 갖는 단일층 즉 저항체층 겸용 음극층을 갖는 필드 에미션 어레이(Field Emission Arrays; FEA's) 및 그 제조 방법에 관한 것이다. 본 발명에 따른 저항체층 겸용 음극층을 갖는 필드 에미션 어레이는, 투명 ITO 음극에 부분적으로 비저항을 변화시키고, 비저항 변화 영역 상에 마이크로팁 어레이를 형성함으로써, 스핀트(Spindt) 공정에서 강한 스트레스를 갖는 Mo, Ni등을 팁 형성 물질로 사용하더라도 공정 중에 저항체층으로 사용되는 음극층의 박리가 일어나지 않고, 비정질 실리콘(a-Si)이 사용되지 않음으로 인하여 게이트층에 계단형 피도(皮度)(step coverage) 문제와 습식 공정등에 의한 누설 전류(leakage current)를 흐르지 않으며, 저항체층으로 투명 전극을 사용하므로 홀 패터닝(hole patterning) 공정 후 홀 균일도(hole uniformity)를 눈으로도 쉽게 식별할 수 있다.

42. 发明授权

KR100477739B1 전계 방출 소자 및 그 구동 방법 失效
标题翻译：现场发射装置及其驱动方法
公开(公告)号：KR100477739B1
公开(公告)日：2005-03-18
申请号：KR1019990066031
申请日：1999-12-30
申请人： 삼성에스디아이 주식회사
发明人： 최용수 , 최준희 , 이내성 , 김종민
IPC分类号： H01J1/30 , C01B31/02 , B82Y40/00
CPC分类号： H01J3/022 , H01J21/105
摘要： 본 발명은 저전압 전계 방출 물질인 탄소나노튜브를 이용한 삼극 구조 전계 방출 소자 탄소나노튜브를 이용한 삼극구조 전계 방출 소자 및 그 구동 방법(Triode structure field emission device using carbon nanotube and Driving method thereof)을 기재한다. 본 발명에 따른 탄소나노튜브를 이용한 삼극 구조 전계 방출 소자는 기존의 카본나노튜브를 이용한 이극의 전자방출소자에서 전자를 카본나노튜브의 음극에서 끌어내는 역할을 하는 게이트 전극을 음극 아래의 기판 바로 위에 배치시킴으로써 소자 제작을 용이하게 하고, 게이트 전압 제어에 의해 카본나노튜브에서 방출되는 전자를 제어한다.

43. 发明授权

KR100464314B1 전계방출소자 및 그 제조방법 失效
标题翻译：电视节目播放
公开(公告)号：KR100464314B1
公开(公告)日：2004-12-31
申请号：KR1020000000361
申请日：2000-01-05
申请人： 삼성에스디아이 주식회사
发明人： 최준희 , 차승남 , 이항우
IPC分类号： H01J1/30 , H01J9/02
CPC分类号： H01J3/022 , H01J1/3042 , H01J9/025
摘要： A field emission device (FED) and a method for fabricating the FED are provided. The FED includes micro-tips with nano-sized surface features, and a focus gate electrode over a gate electrode, wherein one or more gates of the gate electrode is exposed through a single opening of the focus gate electrode. In the FED, occurrence of arcing is suppressed. Although an arcing occurs in the FED, damage of a cathode and a resistor layer is prevented, so that a higher working voltage can be applied to the anode. Also, due to the micro-tips with nano-sized surface features, the emission current density of the FED increases, so that a high-brightness display can be achieved with the FED. The gate turn-on voltage can be lowered due to the micro-tip as a collection of nano-sized tips, thereby reducing power consumption. In addition the method discloses using a carbonaceous polymer layer etched using an oxygen plasma such that microtips are provided with nano-sized surface features.
摘要翻译：提供了场致发射器件（FED）和用于制造FED的方法。 FED包括具有纳米尺寸表面特征的微尖端和在栅电极上方的聚焦栅电极，其中栅电极的一个或多个栅极通过聚焦栅电极的单个开口暴露。在FED中，电弧的发生被抑制。尽管在FED中发生电弧，但是防止了阴极和电阻器层的损坏，从而可以将更高的工作电压施加到阳极。另外，由于具有纳米尺寸表面特征的微尖端，FED的发射电流密度增加，因此可以用FED实现高亮度显示。由于微尖端为纳米尺寸尖端的集合，因此栅极导通电压可以降低，从而降低功耗。此外，该方法公开了使用使用氧等离子体蚀刻的碳质聚合物层，使得微尖端具有纳米尺寸的表面特征。＆lt;图像＆GT;

44. 发明授权

KR100397616B1 전계효과전자방출소자의제조방법 失效
公开(公告)号：KR100397616B1
公开(公告)日：2003-11-20
申请号：KR1019960021823
申请日：1996-06-17
申请人： 삼성에스디아이 주식회사
发明人： 최준희
IPC分类号： H01J1/30
摘要： PURPOSE: A method is provided to form a micro tip array by a dry etching process even when the SiO2 insulating layer is formed by a PECVD(plasma enhanced chemical vapor deposition) method and the gate electrode metal is deposited by a sputtering method. CONSTITUTION: A method comprises a step of forming a cathode(12) of a stripe pattern on a substrate(11); a step of forming an insulating layer(13a) by depositing an insulating material on the cathode and exposed substrate; a step of forming a plurality of holes on the insulating layer formed on the cathode; a step of depositing a material for formation of micro tip and gate on the insulating layer and cathode exposed by the holes; a step of depositing a metal layer for formation of mask on the material for formation of micro tip, and forming a mask for formation of micro tip and gate by using a photo process; a step of forming a micro tip(14') and a gate(14a) of a stripe pattern by etching the material for formation of micro tip and gate through the use of the mask for formation of micro tip and gate; and a step of completing processes for formation of micro tip and gate by removing the mask for formation of micro tip and gate.

45. 发明公开

KR1020030046743A 포커싱 전극을 가지는 전계방출소자 및 그 제조방법 失效
标题翻译：具有聚焦电极的场发射装置及其制造方法
公开(公告)号：KR1020030046743A
公开(公告)日：2003-06-18
申请号：KR1020010076976
申请日：2001-12-06
申请人： 삼성에스디아이 주식회사
发明人： 최준희
IPC分类号： H01J1/30 , C01B31/02
摘要： PURPOSE: A field emission device and a method for manufacturing the same are provided to achieve improved color purity by preventing divergence of electron beam, while reducing damage of field emission device during arcing. CONSTITUTION: A field emission device comprises a substrate(11); a cathode(13) formed into stripes on the substrate; a first gate insulating layer(17) arranged on the cathode, and which has a well(17a) with a bottom for exposing the cathode; a gate electrode(19) formed on the first gate insulating layer, and which has an aperture corresponding to the well; an electron emitting source(25) positioned in the exposed portion of the cathode; a second gate insulating layer(17') arranged on the gate electrode, and which has an aperture partially constituting the well; a second resistant layer(15') formed on the second insulating layer, and which has an aperture corresponding to the well of the first insulating layer; a focus electrode(21) formed on the second resistant layer, and which has an aperture formed on the resistant layer of the peripheral region; and a plating layer(23) formed on the focus electrode.
摘要翻译：目的：提供一种场致发射器件及其制造方法，通过防止电子束的发散，同时减少放电期间的场致发射器件的损伤，从而实现提高的色纯度。构成：场致发射器件包括衬底（11）; 在基板上形成条状的阴极（13）布置在阴极上的第一栅极绝缘层（17），并且具有用于暴露阴极的具有底部的阱（17a）形成在所述第一栅极绝缘层上并具有对应于所述阱的孔的栅电极（19）; 位于阴极的暴露部分中的电子发射源（25）; 布置在所述栅极上的第二栅极绝缘层（17'），其具有部分地构成所述阱的孔; 形成在所述第二绝缘层上的第二电阻层（15'），并且具有对应于所述第一绝缘层的阱的孔; 形成在所述第二电阻层上的聚焦电极，其具有形成在所述周边区域的所述电阻层上的孔; 以及形成在聚焦电极上的镀层（23）。

46. 发明授权

KR100343222B1 전계방출표시소자의제조방법 失效
公开(公告)号：KR100343222B1
公开(公告)日：2002-11-23
申请号：KR1019950001774
申请日：1995-01-28
申请人： 삼성에스디아이 주식회사
发明人： 최준희
IPC分类号： H01J1/30
摘要： PURPOSE: A method for fabricating a field emission display is provided to simplify a fabricating process by using a photoresist layer as an isolation layer without depositing an additional layer. CONSTITUTION: A cathode layer(12) is formed on a substrate(11). An insulating layer(13) is formed on the substrate(11) including the cathode layer(12). A gate electrode layer(14) is deposited on the insulating layer(13). A gate electrode is formed by etching the gate electrode layer(14). A photoresist layer(15) is formed by coating photoresist on the insulating layer(13) including the gate electrode. A plurality of holes having predetermined diameter are formed by etching the photoresist layer(15). The gate electrode layer(14) is etched to form the holes having the predetermined diameter. The insulating layer is etched to form the holes having the predetermined diameter. A plurality of micro-tips(17) are formed on an inner of the holes. The photoresist layer(15) is lifted off.

47. 发明授权

KR100355388B1 아크 방지 전계 방출 소자 失效
标题翻译：防弧场致发射装置
公开(公告)号：KR100355388B1
公开(公告)日：2002-10-11
申请号：KR1020000033231
申请日：2000-06-16
申请人： 삼성에스디아이 주식회사
发明人： 박영준 , 최준희 , 이항우
IPC分类号： H01J1/304
摘要： 본 발명은 소자 구동에 따라 게이트 종단부와 양극 사이에 생성되는 아크(arcing)로부터 전극 손상(damage)을 방지하기 위한 아크 방지 전계 방출 소자 를 기재한다. 본 발명에 따른 아크 방지 전계 방출 소자는 전자 방출 영역(active area)의 게이트 말단을 밀봉(sealing) 영역이 까지 연장하여 게이트 말단을 가장자리 양극으로부터 멀리 떨어지게 하거나 혹은 게이트 말단에 절연층(산화물층; oxide layer)을 형성한 후 방전 전극을 형성하여 게이트 말단에 충전되는 전하들을 방전 전극을 통하여 배출함으로써 게이트 말단과 가장자리 양극 간의 아킹을 방지한다.

48. 发明公开

KR1020010068442A 전계방출소자 및 그 제조방법 失效
标题翻译：其FED和制造方法
公开(公告)号：KR1020010068442A
公开(公告)日：2001-07-23
申请号：KR1020000000362
申请日：2000-01-05
申请人： 삼성에스디아이 주식회사
发明人： 최준희 , 차승남 , 이항우
IPC分类号： H01J1/30 , H01J9/02
CPC分类号： H01J1/3044 , H01J9/025 , H01J2201/30407 , H01J2201/30446
摘要： PURPOSE: An FED(Field Emission Device) and a manufacturing method of the same are provided to be capable of emitting electrons of high current even in low operation voltage by using micro tips having surface roughness of nano scale, and of reducing consumption power by reducing the operation voltage for a gate electrode. CONSTITUTION: A cathode electrode(120) is formed on a substrate(100). A plurality of micro tips(150) are formed on the cathode electrode(120) and has the surface roughness of nano scale. A gate insulating layer(140) is formed on the cathode electrode(120) and provides a plurality of wells(140a) for providing spaces to the plurality of micro tips. A gate electrode(160) is formed on the gate insulating layer(140) to have gates(160a) corresponding to the micro tips. Resistance layer(130) are formed on and/or under the cathode electrode(120).
摘要翻译：目的：提供一种FED（场致发射装置）及其制造方法，能够通过使用具有纳米尺度的表面粗糙度的微尖端，即使在低操作电压下也能够发出高电流的电子，并且通过减少功率来降低功耗栅电极的工作电压。构成：在基板（100）上形成阴极电极（120）。多个微尖端（150）形成在阴极电极（120）上，具有纳米级的表面粗糙度。栅极绝缘层（140）形成在阴极电极（120）上并提供多个用于向多个微尖端提供空间的孔（140a）。栅电极（160）形成在栅极绝缘层（140）上以具有对应于微尖端的栅极（160a）。电阻层（130）形成在阴极电极（120）上和/或下方。

49. 发明公开

KR1019990079942A 전계효과전자방출소자의제조방법 失效
公开(公告)号：KR1019990079942A
公开(公告)日：1999-11-05
申请号：KR1019980012857
申请日：1998-04-10
申请人： 삼성에스디아이 주식회사
发明人： 최준희
IPC分类号： H01J9/02
摘要： 전계 효과 전자 방출소자의 제조방법이 개시된다. 기판 위에 순차적으로 음극, 절연층, 게이트층 및 마이크로팁 형성용 보호층을 형성하는 단계와, 이 보호층 위에 감광층으로 식각에 의한 패턴닝에 의해 다수의 개구를 갖는 홀형성용 마스크를 형성하는 단계와, 이 감광층에 패턴닝된 마스크의 노출부분인 개구를 따라 그 하부로 음극 상면까지 식각에 의해 복수개의 마이크로팁용 홀들을 형성하는 단계와, 홀내부에 소정 높이로 상기 마이크로팁을 형성하는 단계를 포함한다. 이러한 전계 효과 전자 방출소자의 제조방법에 의하면 순수한 포토리쏘 그라피 공정에 의해 마이크로팁까지의 형성이 완료됨으로써 대형면적에 대해서도 균일한 특성을 갖는 전계효과 전자 방출소자를 얻을 수 있고, 보호층 형성을 위한 경사증착방법이 적용되지 않으므로서 증착용 기존 장비를 그대로 이용할 수 있는 장점이 있다.

50. 发明公开

KR1019980085031A 전계 방출 소자 및 그 제조 방법 无效
公开(公告)号：KR1019980085031A
公开(公告)日：1998-12-05
申请号：KR1019970020978
申请日：1997-05-27
申请人： 삼성에스디아이 주식회사
发明人： 최준희
IPC分类号： H01J1/30
摘要： 본 발명은 평판 표시 소자(flat panel display), 초고주파 증폭기 센서, 전자 빔 응용 기기의 소스로 사용할 수 있는 전계 방출 소자(field emission display) 및 그 제조 방법에 관한 것이다. 본 발명에 따른 전계 방출 소자 및 그 제조 방법은, 실리콘 기판을 직접 식각하여 마이크로 팁을 형성함으로써, 현재 포토리소그래피(photolithography) 공정의 한계 해상도(현재 반도체 기술로는 0.3μm까지 가능)에 이르는 임계치(Critical Dimension) 까지 마이크로팁의 제조가 가능하고, 단위면적당 마이크로팁의 수를 이방성 습식 에칭(anisotropic wet etching) 조건에 따라서 조절이 가능하므로 화소(pixel)당의 방출 전류(emission current)의 양을 조절할 수 있다. 또한, 웨이퍼 규격(size)의 한계 내에서 전계방출소자의 크기를 마음대로 조절할 수 있으며, 적절한 비저항의 웨이퍼를 채용하고화소를 형성하는 마이크로팁들을 둘러싸도록 음극을 메쉬형(mesh type)으로 형성함으로써 소자가 저항체층을 갖는 효과가 있다. .

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式