专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

TWI437572B 運用錯誤控制碼於記憶元件的存取方法與系統有权
简体标题：运用错误控制码于记忆组件的存取方法与系统
公开(公告)号：TWI437572B
公开(公告)日：2014-05-11
申请号：TW098116953
申请日：2009-05-21
申请人：創惟科技股份有限公司 , GENESYS LOGIC, INC.
发明人：郭士文 , KUO, SHIH WEN
IPC分类号： G11C29/42

42. 发明专利

TWI392330B 文件掃瞄控制器、文件掃瞄器、文件掃瞄系統及文件掃瞄控制方法有权
简体标题：文档扫瞄控制器、文档扫瞄仪、文档扫瞄系统及文档扫瞄控制方法
公开(公告)号：TWI392330B
公开(公告)日：2013-04-01
申请号：TW098100375
申请日：2009-01-07
申请人：創惟科技股份有限公司 , GENESYS LOGIC, INC.
发明人：蔡米萊 , TSAI, MI LAI
IPC分类号： H04N1/04

43. 实用新型

TWM365529U 資料存取裝置及其處理系統 DATA ACCESS APPARATUS AND PROCESSING SYSTEM USING THE SAME 失效
简体标题：数据存取设备及其处理系统 DATA ACCESS APPARATUS AND PROCESSING SYSTEM USING THE SAME
公开(公告)号：TWM365529U
公开(公告)日：2009-09-21
申请号：TW098205450
申请日：2009-04-03
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：黃佑充 HUANG, YU CHUNG , 吳孟芬 WU, MENG FEN , 魏駿雄 WEI, CHUN HSIUNG
IPC分类号： G11C
CPC分类号： G06F13/385 , G06F1/266 , G06F13/4004
摘要：本創作係揭示一種資料存取裝置及其處理系統,當處理系統處於關機時其儲存媒體可供其他處理系統存取資料。當該資料存取裝置之滙流排訊號切換及轉換單元接收到一控制訊號的第一準位時,使該儲存媒體僅與一第一滙流排通道電性導通並對存取資料執行第一及第二滙流排介面格式之間的轉換且傳送基於第一電源訊號之系統電源予該儲存媒體。當滙流排訊號切換及轉換單元接收到該控制訊號的第二準位之時,使該儲存媒體僅與一第二滙流排通道電性導通並對存取資料執行第二與第三滙流排介面格式之間的轉換並傳送基於第二電源訊號之系統電源予該儲存媒體。
简体摘要：本创作系揭示一种数据存取设备及其处理系统,当处理系统处于关机时其存储媒体可供其他处理系统存取数据。当该数据存取设备之汇流排信号切换及转换单元接收到一控制信号的第一准位时,使该存储媒体仅与一第一汇流排信道电性导通并对存取数据运行第一及第二汇流排界面格式之间的转换且发送基于第一电源信号之系统电源予该存储媒体。当汇流排信号切换及转换单元接收到该控制信号的第二准位之时,使该存储媒体仅与一第二汇流排信道电性导通并对存取数据运行第二与第三汇流排界面格式之间的转换并发送基于第二电源信号之系统电源予该存储媒体。

44. 发明专利

TW200935221A 保護快閃記憶儲存裝置存取之系統及其方法 SYSTEM FOR SECURING AN ACCESS TO FLASH MEMORY DEVICE AND METHOD FOR THE SAME 审中-公开
简体标题：保护快闪记忆存储设备存取之系统及其方法 SYSTEM FOR SECURING AN ACCESS TO FLASH MEMORY DEVICE AND METHOD FOR THE SAME
公开(公告)号：TW200935221A
公开(公告)日：2009-08-16
申请号：TW097104934
申请日：2008-02-13
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：陳如芃 CHEN, JU PENG
IPC分类号： G06F
CPC分类号： G06F12/1433 , G06F21/79 , G06F2212/2022
摘要：一種保護快閃記憶儲存裝置存取之系統,其包含一快閃記憶儲存裝置以及一主機。該快閃記憶儲存裝置包含複數個儲存格,用來儲存資料。該主機用來存取該快閃記憶儲存裝置,其包含一控制單元、一儲存單元以及一識別單元。該控制單元用來產生一識別碼,並隨機地選擇該快閃記憶儲存裝置之該等儲存格之一儲存格,並將該識別碼寫入該選擇之儲存格。該儲存單元用來儲存一設定位址以及該識別碼,該設定位址符合該控制單元所選擇之該儲存格位址。該識別單元用來檢查儲存該快閃記憶儲存裝置之識別碼之儲存格位址是否符合該設定位址,且識別該快閃記憶儲存裝置之識別碼是否符合該儲存單元儲存之該識別碼
简体摘要：一种保护快闪记忆存储设备存取之系统,其包含一快闪记忆存储设备以及一主机。该快闪记忆存储设备包含复数个存储格,用来存储数据。该主机用来存取该快闪记忆存储设备,其包含一控制单元、一存储单元以及一识别单元。该控制单元用来产生一识别码,并随机地选择该快闪记忆存储设备之该等存储格之一存储格,并将该识别码写入该选择之存储格。该存储单元用来存储一设置位址以及该识别码,该设置位址符合该控制单元所选择之该存储格位址。该识别单元用来检查存储该快闪记忆存储设备之识别码之存储格位址是否符合该设置位址,且识别该快闪记忆存储设备之识别码是否符合该存储单元存储之该识别码

45. 发明专利

TW200921386A 快閃記憶體之資料即時更新方法 METHOD OF IMMEDIATE DATA UPDATE WITH FLASH MEMORY 审中-公开
简体标题：闪存之数据实时更新方法 METHOD OF IMMEDIATE DATA UPDATE WITH FLASH MEMORY
公开(公告)号：TW200921386A
公开(公告)日：2009-05-16
申请号：TW096143281
申请日：2007-11-15
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：盧彥旭 LU, YEN HSU , 張哲濰 CHANG, CHE WEI
IPC分类号： G06F
摘要：本發明係揭示一種快閃記憶體之資料即時更新方法,其適用於一快閃記憶體內部的資料結構,該資料結構包含一資料區塊(Data Block)、一冗餘區塊(Redundant Block)以及一變換後備緩衝區(Translation Look-aside Buffer, TLB),其中該資料區塊係對應連結至該冗餘區塊,該變換後備緩衝區係分別連接至該資料區塊及該冗餘區塊。本發明之資料更新方法係包含一初使化流程及一自動更新流程,除可有效地避免因快閃記憶體內之浮閘所儲存的電荷問題而造成資料的遺失外,尚可縮短開機時該快閃記憶體內資料區的資料回復時間,以及增加該快閃記憶體的可靠性及資料的安全性。
简体摘要：本发明系揭示一种闪存之数据实时更新方法,其适用于一闪存内部的数据结构,该数据结构包含一数据区块(Data Block)、一冗余区块(Redundant Block)以及一变换后备缓冲区(Translation Look-aside Buffer, TLB),其中该数据区块系对应链接至该冗余区块,该变换后备缓冲区系分别连接至该数据区块及该冗余区块。本发明之数据更新方法系包含一初使化流程及一自动更新流程,除可有效地避免因闪存内之浮闸所存储的电荷问题而造成数据的遗失外,尚可缩短开机时该闪存内数据区的数据回复时间,以及增加该闪存的可靠性及数据的安全性。

46. 发明专利

TW200912638A 具有預載機制之NOR介面快閃記憶體裝置及其預載方法 NOR INTERFACE FLASH MEMORY DEVICE WITH PREFETCH PROCEDURE AND PREFETCH METHOD 审中-公开
简体标题：具有预载机制之NOR界面闪存设备及其预载方法 NOR INTERFACE FLASH MEMORY DEVICE WITH PREFETCH PROCEDURE AND PREFETCH METHOD
公开(公告)号：TW200912638A
公开(公告)日：2009-03-16
申请号：TW096132959
申请日：2007-09-04
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：林建宏 LIN, CHIEN HUNG , 張原豪 CHANG, YUAN HAO , 謝仁偉 HSIEH, JEN WEI , 郭大維 KUO, TEI WEI , 楊政智 YANG, CHENG CHIH
IPC分类号： G06F
摘要：本發明揭示一種具有預載機制之NOR介面快閃記憶體裝置,具有NAND型快閃記憶體、NOR型快閃記憶體介面、預先載入程序單元以及快取記憶體。NAND型快閃記憶體用以儲存資料。NOR型快閃記憶體介面接收來自主機之指令,用以存取對應之資料。預先載入程序單元根據預載機制之存取預測資訊,依照預定順序自NAND型快閃記憶體讀取資料。快取記憶體則儲存資料,透過NOR型快閃記憶體介面,供主機存取。是以,能提高NOR介面快閃記憶體裝置之存取速度,以高效率且低成本之NAND型快閃記憶體管理,實現摸擬NOR型快閃記憶體之功能。
简体摘要：本发明揭示一种具有预载机制之NOR界面闪存设备,具有NAND型闪存、NOR型闪存界面、预先加载进程单元以及高速缓存。NAND型闪存用以存储数据。NOR型闪存界面接收来自主机之指令,用以存取对应之数据。预先加载进程单元根据预载机制之存取预测信息,依照预定顺序自NAND型闪存读取数据。高速缓存则存储数据,透过NOR型闪存界面,供主机存取。是以,能提高NOR界面闪存设备之存取速度,以高效率且低成本之NAND型闪存管理,实现摸拟NOR型闪存之功能。

47. 实用新型

TWM343914U 堆疊晶體之打線封裝結構失效
简体标题：堆栈晶体之打线封装结构
公开(公告)号：TWM343914U
公开(公告)日：2008-11-01
申请号：TW097206659
申请日：2008-04-18
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：黃佑充 HUANG, YU-CHUNG , 林眉宏 LIN, MEI-HONG
IPC分类号： H01L
CPC分类号： H01L2224/32145 , H01L2224/48091 , H01L2224/48247 , H01L2224/49113 , H01L2224/73265 , H01L2924/00014 , H01L2924/00
摘要：本創作係揭示一種堆疊晶體之打線封裝結構,該堆疊晶體之打線封裝結構包含一第一晶片,一第二晶片以及一第三晶片,第一晶片設置於一導線架上,與堆疊晶體之打線封裝結構外部作電性連接。第二晶片設置於第一晶片之上表面與第一晶片作電性連接,用以控制第一晶片與堆疊晶體之打線封裝結構外部作電性連接之動作。第三晶片亦設置於第一晶片之上表面,與第二晶片作電性連接,以使第二晶片與接近第三晶片之堆疊晶體之打線封裝結構外部作電性連接。
简体摘要：本创作系揭示一种堆栈晶体之打线封装结构,该堆栈晶体之打线封装结构包含一第一芯片,一第二芯片以及一第三芯片,第一芯片设置于一导线架上,与堆栈晶体之打线封装结构外部作电性连接。第二芯片设置于第一芯片之上表面与第一芯片作电性连接,用以控制第一芯片与堆栈晶体之打线封装结构外部作电性连接之动作。第三芯片亦设置于第一芯片之上表面,与第二芯片作电性连接,以使第二芯片与接近第三芯片之堆栈晶体之打线封装结构外部作电性连接。

48. 发明专利

TW200837606A 多串流式網路攝影機控制系統及其控制方法 MULTI-STREAMING WEB CAMERA CONTROLLING SYSTEM AND CONTROLLING METHODOLOGY OF THE SAME 审中-公开
简体标题：多串流式网络摄影机控制系统及其控制方法 MULTI-STREAMING WEB CAMERA CONTROLLING SYSTEM AND CONTROLLING METHODOLOGY OF THE SAME
公开(公告)号：TW200837606A
公开(公告)日：2008-09-16
申请号：TW096108081
申请日：2007-03-08
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：陳建旭 CHEN, CHIEN HSU , 黃文明 HUANG, WEN MING , 彭念劬 PERNG, NEI CHIUNG , 林志榮 LIN, CHIH JUNG
IPC分类号： G06F , H04N
CPC分类号： H04N7/148
摘要：本發明提供一種多串流式網路攝影機控制系統及其控制方法,其可根據主機裝置所需之影像資料格式,產生相應之原始影像資料及壓縮影像資料,使該主機裝置可選擇性地直接顯示該原始影像資料以及將該壓縮影像資料藉由網際網路傳送出去,以同時滿足近端及遠端的影像需求,藉此可減少該主機裝置在進行影像處理時所佔用之主機系統資源,且可降低主機裝置之設置成本,亦可加速影像資料處理之速度,提昇影像資料之品質。
简体摘要：本发明提供一种多串流式网络摄影机控制系统及其控制方法,其可根据主机设备所需之影像数据格式,产生相应之原始影像数据及压缩影像数据,使该主机设备可选择性地直接显示该原始影像数据以及将该压缩影像数据借由因特网发送出去,以同时满足近端及远程的影像需求,借此可减少该主机设备在进行影像处理时所占用之主机系统资源,且可降低主机设备之设置成本,亦可加速影像数据处理之速度,提升影像数据之品质。

49. 发明专利

TW200832440A 快閃記憶體位址轉換層系統审中-公开
简体标题：闪存位址转换层系统
公开(公告)号：TW200832440A
公开(公告)日：2008-08-01
申请号：TW096102788
申请日：2007-01-25
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：郭大維 , 吳晉賢 , 楊政智
IPC分类号： G11C
CPC分类号： G06F12/0246 , G06F2212/7201
摘要：一種快閃記憶體位址轉換層系統,連結於一快閃記憶體與一記憶體讀寫控制器間,其中,係包含一指令暫存器、邏輯位址暫存器、資料暫存器及一輔助控制器連結快閃記憶體與記憶體讀寫控制器間,作為快閃記憶體資料讀寫之指令、資料與邏輯位址暫存及控制,一微處理器連結輔助控制器、指令暫存器及位址轉換單元,作為位址轉換及快取控制中樞,該位址轉換單元提供實體位址與邏輯位輯轉址資料,一快閃記憶體位址暫存器暫存快閃記憶體讀寫之實體位址資料,一可調適位址轉換層單元連結快取指令與資料暫存器,該可調適位址轉換層單元以區塊作為粗劃之位址轉換對應機制單位及以頁作為細劃之位址轉換對應機制單位,以提供快閃記憶體實體位址與邏輯位輯轉址資料,並減少無效資料收集之容量及次數,以將轉換層指令及資料送入微處理器,提供微處理器對快閃記憶體資料讀寫時之轉址功能。
简体摘要：一种闪存位址转换层系统,链接于一闪存与一内存读写控制器间,其中,系包含一指令寄存器、逻辑位址寄存器、数据寄存器及一辅助控制器链接闪存与内存读写控制器间,作为闪存数据读写之指令、数据与逻辑位址暂存及控制,一微处理器链接辅助控制器、指令寄存器及位址转换单元,作为位址转换及缓存控制中枢,该位址转换单元提供实体位址与逻辑位辑转址数据,一闪存位址寄存器暂存闪存读写之实体位址数据,一可调适位址转换层单元链接缓存指令与数据寄存器,该可调适位址转换层单元以区块作为粗划之位址转换对应机制单位及以页作为细划之位址转换对应机制单位,以提供闪存实体位址与逻辑位辑转址数据,并减少无效数据收集之容量及次数,以将转换层指令及数据送入微处理器,提供微处理器对闪存数据读写时之转址功能。

50. 发明专利

TW200828328A 快閃記憶體資料存取可靠性提昇方法审中-公开
简体标题：闪存数据存取可靠性提升方法
公开(公告)号：TW200828328A
公开(公告)日：2008-07-01
申请号：TW095149553
申请日：2006-12-28
申请人：創惟科技股份有限公司 GENESYS LOGIC, INC.
发明人：謝仁偉 , 郭大維 , 謝享奇 HSIEH, HSIANG CHI
IPC分类号： G11C
CPC分类号： G06F11/1068 , G11C7/1006 , G11C2029/0411
摘要：一種快閃記憶體資料存取可靠性提昇方法,係於快閃記憶體內規劃若干記憶單元及計數器,每一記憶單元對應計數器,各計數器用來計數各記憶單元之新、舊錯誤更正碼(ECC)比對不一致之次數,並於資料寫入前先行進行隨機編碼,產生一額外資料存入資料區內,並產生一錯誤更正碼寫入快閃記憶體內之保留區中,於資料讀出時,根據資料寫入之記憶單位的部份資料與之額外資料的部份資料隨機選取進行解碼還原原先資料讀出,並產生新的錯誤更正碼而與原先舊的錯誤更正碼比對,並將新、舊錯誤更正碼每一位元內容進行比對,並藉由各記憶單位對應之計數器加以計數比對不一致次數,以經由各計數器內容顯示各對應的記憶單元可被選取使用之可靠狀態,進而提昇快閃記憶體資料存取的可靠性及效率。
简体摘要：一种闪存数据存取可靠性提升方法,系于闪存内规划若干记忆单元及计数器,每一记忆单元对应计数器,各计数器用来计数各记忆单元之新、旧错误更正码(ECC)比对不一致之次数,并于数据写入前先行进行随机编码,产生一额外数据存入数据区内,并产生一错误更正码写入闪存内之保留区中,于数据读出时,根据数据写入之记忆单位的部份数据与之额外数据的部份数据随机选取进行译码还原原先数据读出,并产生新的错误更正码而与原先旧的错误更正码比对,并将新、旧错误更正码每一比特内容进行比对,并借由各记忆单位对应之计数器加以计数比对不一致次数,以经由各计数器内容显示各对应的记忆单元可被选取使用之可靠状态,进而提升闪存数据存取的可靠性及效率。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式