会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 34. 发明授权
      US06773981B1 Methods of forming capacitors 失效
    • Methods of forming capacitors
    • 形成电容器的方法
    • US06773981B1
    • 2004-08-10
    • US09630850
    • 2000-08-02
    • Husam N. Al-Shareef , Scott Jeffrey DeBoer , F. Daniel Gealy , Randhir P. S. Thakur
    • Husam N. Al-Shareef , Scott Jeffrey DeBoer , F. Daniel Gealy , Randhir P. S. Thakur
    • H01L218242
    • H01L28/40 , H01L21/31604 , H01L27/10852
    • Capacitors and methods of forming capacitors are disclosed. In one implementation, a capacitor comprises a capacitor dielectric layer comprising Ta2O5 formed over a first capacitor electrode. A second capacitor electrode is formed over the Ta2O5 capacitor dielectric layer. Preferably, at least a portion of the second capacitor electrode is formed over and in contact with the Ta2O5 in an oxygen containing environment at a temperature of at least about 175° C. Chemical vapor deposition is one example forming method. The preferred second capacitor electrode comprises a conductive metal oxide. A more preferred second capacitor electrode comprises a conductive silicon comprising layer, over a conductive titanium comprising layer, over a conductive metal oxide layer. A preferred first capacitor electrode comprises a conductively doped Si—Ge alloy. Preferably, a Si3N4 layer is formed over the first capacitor electrode. DRAM cells and methods of forming DRAM cells are disclosed.
    • 公开了形成电容器的电容器和方法。 在一个实施方式中，电容器包括在第一电容器电极上形成的包括Ta 2 O 5的电容器介电层。 在Ta 2 O 5电容器电介质层上形成第二电容器电极。 优选地，第二电容器电极的至少一部分在含氧环境中在至少约175℃的温度下形成在Ta 2 O 5上方并与Ta 2 O 5接触。化学气相沉积是一种示例性形成方法。 优选的第二电容器电极包括导电金属氧化物。 更优选的第二电容器电极包括在导电金属氧化物层上方的导电硅包含层，在导电的钛包覆层之上。 优选的第一电容器电极包括导电掺杂的Si-Ge合金。 优选地，在第一电容器电极上形成Si 3 N 4层。 公开DRAM单元和形成DRAM单元的方法。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 36. 发明授权
      US06400552B2 Capacitor with conductively doped Si-Ge alloy electrode 失效
    • Capacitor with conductively doped Si-Ge alloy electrode
    • 具有导电掺杂的Si-Ge合金电极的电容器
    • US06400552B2
    • 2002-06-04
    • US09846520
    • 2001-04-30
    • Husam N. Al-Shareef , Scott Jeffrey DeBoer , F. Daniel Gealy , Randhir P. S. Thakur
    • Husam N. Al-Shareef , Scott Jeffrey DeBoer , F. Daniel Gealy , Randhir P. S. Thakur
    • H01G406
    • H01L28/40 , H01L21/31604 , H01L27/10852
    • Capacitors and methods of forming capacitors are disclosed. In one implementation, a capacitor includes a capacitor dielectric layer including Ta2O5 formed over a first capacitor electrode. A second capacitor electrode is formed over the Ta2O5 capacitor dielectric layer. Preferably, at least a portion of the second capacitor electrode is formed over and in contact with the Ta2O5 in an oxygen containing environment at a temperature of at least about 175° C. Chemical vapor deposition is one example forming method. The preferred second capacitor electrode includes a conductive metal oxide. A more preferred second capacitor electrode includes a conductive silicon including layer, over a conductive titanium including layer, over a conductive metal oxide layer. A preferred first capacitor electrode includes a conductively doped Si—Ge alloy. Preferably, a Si3N4 layer is formed over the first capacitor electrode. DRAM cells and methods of forming DRAM cells are disclosed.
    • 公开了形成电容器的电容器和方法。 在一个实施方式中，电容器包括在第一电容器电极上形成的包括Ta 2 O 5的电容器介电层。 在Ta 2 O 5电容器电介质层上形成第二电容器电极。 优选地，第二电容器电极的至少一部分在含氧环境中在至少约175℃的温度下形成在Ta 2 O 5上方并与Ta 2 O 5接触。化学气相沉积是一种示例性形成方法。 优选的第二电容器电极包括导电金属氧化物。 更优选的第二电容器电极在导电金属氧化物层之上包括在导电的钛包覆层之上的包括导电硅的层。 优选的第一电容器电极包括导电掺杂的Si-Ge合金。 优选地，在第一电容器电极上形成Si 3 N 4层。 公开DRAM单元和形成DRAM单元的方法。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 37. 发明授权
      US06368962B2 Semiconductor processing method of forming a conductive line, and buried bit line memory circuitry 有权
    • Semiconductor processing method of forming a conductive line, and buried bit line memory circuitry
    • 形成导线的半导体处理方法，以及掩埋位线存储电路
    • US06368962B2
    • 2002-04-09
    • US09827973
    • 2001-04-05
    • Yongjun Jeff Hu , Pai-Hung Pan , Scott Jeffrey DeBoer
    • Yongjun Jeff Hu , Pai-Hung Pan , Scott Jeffrey DeBoer
    • H01L4900
    • H01L27/10885 , H01L21/76838 , H01L21/76889 , H01L27/10814 , H01L27/10888
    • The invention includes buried bit line memory circuitry, methods of forming buried bit line memory circuitry, and semiconductor processing methods of forming conductive lines. In but one implementation, a semiconductor processing method of forming a conductive line includes forming a silicon comprising region over a substrate. A TiNx comprising layer is deposited over the silicon comprising region, where “x” is greater than 0 and less than 1. The TiNx comprising layer is annealed in a nitrogen containing atmosphere effective to transform at least an outermost portion of the TiNx layer over the silicon comprising region to TiN. After the annealing, an elemental tungsten comprising layer is deposited on the TiN and at least the elemental tungsten comprising layer, the TiN, and any remaining TiNx layer is patterned into conductive line. In one implementation, a method such as the above is utilized in the fabrication of buried bit line memory circuitry. In one implementation, the invention comprises buried bit line memory circuitry fabricated by is the above and other methods.
    • 本发明包括掩埋位线存储器电路，形成掩埋位线存储器电路的方法以及形成导线的半导体处理方法。 在一个实施方式中，形成导线的半导体处理方法包括在衬底上形成包含硅的区域。 包含TiNx的层沉积在包含硅的区域上，其中“x”大于0且小于1.含TiNx的层在含氮气氛中退火，有效地将TiNx层的至少最外部分转化为 硅包含到TiN的区域。 在退火之后，将元素钨包含层沉积在TiN上，并且至少含有元素的钨包含层，TiN和任何剩余的TiN x层被图案化成导电线。 在一个实现中，在制造掩埋位线存储器电路中使用诸如上述的方法。 在一个实施方案中，本发明包括通过上述和其它方法制造的掩埋位线存储电路。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 38. 发明授权
      US06337274B1 Methods of forming buried bit line memory circuitry 有权
    • Methods of forming buried bit line memory circuitry
    • 形成掩埋位线存储器电路的方法
    • US06337274B1
    • 2002-01-08
    • US09454536
    • 1999-12-06
    • Yongjun Jeff Hu , Pai-Hung Pan , Scott Jeffrey DeBoer
    • Yongjun Jeff Hu , Pai-Hung Pan , Scott Jeffrey DeBoer
    • H01L2144
    • H01L27/10885 , H01L21/76838 , H01L21/76889 , H01L27/10814 , H01L27/10888
    • The invention includes buried bit line memory circuitry, methods of forming buried bit line memory circuitry, and semiconductor processing methods of forming conductive lines. In but one implementation, a semiconductor processing method of forming a conductive line includes forming a silicon comprising region over a substrate. A TiNx comprising layer is deposited over the silicon comprising region, where “x” is greater than 0 and less than 1. The TiNx comprising layer is annealed in a nitrogen containing atmosphere effective to transform at least an outermost portion of the TiNx layer over the silicon comprising region to TiN. After the annealing, an elemental tungsten comprising layer is deposited on the TiN and at least the elemental tungsten comprising layer, the TiN, and any remaining TiNx layer is patterned into conductive line. In one implementation, a method such as the above is utilized in the fabrication of buried bit line memory circuitry. In one implementation, the invention comprises buried bit line memory circuitry fabricated by the above and other methods.
    • 本发明包括掩埋位线存储器电路，形成掩埋位线存储器电路的方法以及形成导线的半导体处理方法。 在一个实施方式中，形成导线的半导体处理方法包括在衬底上形成包含硅的区域。 包含TiNx的层沉积在包含硅的区域上，其中“x”大于0且小于1.含TiNx的层在含氮气氛中退火，有效地将TiNx层的至少最外部分转化为 硅包含到TiN的区域。 在退火之后，将元素钨包含层沉积在TiN上，并且至少含有元素的钨包含层，TiN和任何剩余的TiN x层被图案化成导电线。 在一个实现中，在制造掩埋位线存储器电路中使用诸如上述的方法。 在一个实施方式中，本发明包括通过上述方法和其它方法制造的掩埋位线存储电路。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 39. 发明授权
      US06191443B1 Capacitors, methods of forming capacitors, and DRAM memory cells 失效
    • Capacitors, methods of forming capacitors, and DRAM memory cells
    • 电容器，形成电容器的方法和DRAM存储器单元
    • US06191443B1
    • 2001-02-20
    • US09033063
    • 1998-02-28
    • Husam N. Al-Shareef , Scott Jeffrey DeBoer , F. Daniel Gealy , Randhir P. S. Thakur
    • Husam N. Al-Shareef , Scott Jeffrey DeBoer , F. Daniel Gealy , Randhir P. S. Thakur
    • H01L2972
    • H01L28/40 , H01L21/31604 , H01L27/10852
    • Capacitors and methods of forming capacitors are disclosed. In one implementation, a capacitor comprises a capacitor dielectric layer comprising Ta2O5 formed over a first capacitor electrode. A second capacitor electrode is formed over the Ta2O5 capacitor dielectric layer. Preferably, at least a portion of the second capacitor electrode is formed over and in contact with the Ta2O5 in an oxygen containing environment at a temperature of at least about 175° C. Chemical vapor deposition is one example forming method. The preferred second capacitor electrode comprises a conductive metal oxide. A more preferred second capacitor electrode comprises a conductive silicon comprising layer, over a conductive titanium comprising layer, over a conductive metal oxide layer. A preferred first capacitor electrode comprises a conductively doped Si-Ge alloy. Preferably, a Si3N4 layer is formed over the first capacitor electrode. DRAM cells and methods of forming DRAM cells are disclosed.
    • 公开了形成电容器的电容器和方法。 在一个实施方式中，电容器包括在第一电容器电极上形成的包括Ta 2 O 5的电容器介电层。 在Ta 2 O 5电容器电介质层上形成第二电容器电极。 优选地，第二电容器电极的至少一部分在含氧环境中在至少约175℃的温度下形成在Ta 2 O 5上方并与Ta 2 O 5接触。化学气相沉积是一种示例性形成方法。 优选的第二电容器电极包括导电金属氧化物。 更优选的第二电容器电极包括在导电金属氧化物层上方的导电硅包含层，在导电的钛包覆层之上。 优选的第一电容器电极包括导电掺杂的Si-Ge合金。 优选地，在第一电容器电极上形成Si 3 N 4层。 公开DRAM单元和形成DRAM单元的方法。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号