会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 31. 发明公开
    • DPT를 이용한 메탈 콘택 형성 방법
    • 使用DPT制作金属接触的方法(双重图案技术)
    • KR1020120134216A
    • 2012-12-12
    • KR1020110052993
    • 2011-06-01
    • 삼성전자주식회사
    • 김봉철이대엽
    • H01L21/28H01L21/027H01L21/8247H01L21/8242
    • H01L21/76877H01L21/0337H01L21/31144H01L21/76802H01L21/76816H01L27/10894H01L27/11529H01L21/0274G03F1/80H01L21/28123
    • PURPOSE: A forming method for a metal contact using DPT(double patterning technology) is provided to simplify a metal contact forming process of a semiconductor device by forming a metal contact in a peri region with a metal contact in a cell region together. CONSTITUTION: A first insulation layer and a first mask layer are successively formed on a target layer. A first opening which exposes the first insulation layer and a first mask pattern with a first hole which exposes the first insulation layer to a peri region are formed by etching the first mask layer. A line shaped first sacrificial layer pattern is formed on the first mask pattern of a cell region and the exposed first insulation layer using a DPT(double patterning technology) process. A contact hole exposing the target layer is formed by etching the first insulation layer. A metal contact(190) is formed by filling the contact hole with the metal material.
    • 目的:提供使用DPT(双重图案形成技术)的金属接触的形成方法,以通过在细胞区域中与金属接触在周边区域形成金属接触来简化半导体器件的金属接触形成工艺。 构成:在目标层上依次形成第一绝缘层和第一掩模层。 通过蚀刻第一掩模层,形成将第一绝缘层露出的第一开口和具有将第一绝缘层暴露于周边区域的第一孔的第一掩模图案。 使用DPT(双重图案形成技术)工艺,在单元区域的第一掩模图案和暴露的第一绝缘层上形成线状的第一牺牲层图案。 暴露目标层的接触孔通过蚀刻第一绝缘层而形成。 通过用金属材料填充接触孔来形成金属接触件(190)。
    • 32. 发明公开
    • 반도체 소자의 패턴 형성 방법
    • 形成半导体器件图案的方法
    • KR1020100081832A
    • 2010-07-15
    • KR1020090001245
    • 2009-01-07
    • 삼성전자주식회사
    • 김봉철이대엽조상연구자민손병환
    • H01L21/027
    • H01L21/3086H01L21/0337H01L21/32139H01L27/11521G03F7/0002G03F7/70475
    • PURPOSE: A method for forming the pattern of a semiconductor device is provided to overcome misalignment problems between patterns by simultaneously forming patterns with various widths through one photolithography process. CONSTITUTION: A first mold mask pattern and a second mold mask pattern with different widths are formed on a substrate(300). A pair of first spacers(350A) are formed to cover both sidewalls of the first mold mask pattern. A pair of second spacers(350B) are formed to cover both sidewalls of the second mold mask pattern. The substrate is exposed through a first gap between the first spacer patterns and a second gap between the second spacer patterns. Mask patterns with wide widths(370A, 370B) are formed to cover the inside of the second gap and the second spacers. The substrate is etched using the first spacers, the second spacers, and the mask patterns with the wide widths.
    • 目的:提供一种用于形成半导体器件的图案的方法,以通过一个光刻工艺同时形成具有各种宽度的图案来克服图案之间的未对准问题。 构成:在基板(300)上形成具有不同宽度的第一模具掩模图案和第二模具掩模图案。 形成一对第一间隔件(350A)以覆盖第一模具掩模图案的两个侧壁。 形成一对第二间隔件(350B)以覆盖第二模具掩模图案的两个侧壁。 衬底通过第一间隔图案之间的第一间隙和第二间隔图案之间的第二间隙而暴露。 形成宽宽度(370A,370B)的掩模图案以覆盖第二间隙和第二间隔物的内部。 使用第一间隔物,第二间隔物和具有宽宽度的掩模图案蚀刻衬底。
    • 33. 发明公开
    • 멀티캐스트 패킷 처리 시스템 및 방법
    • 一种用于处理多播包的系统和方法
    • KR1020080087285A
    • 2008-10-01
    • KR1020070029281
    • 2007-03-26
    • 삼성전자주식회사
    • 김봉철김선기박용석
    • H04L12/18
    • H04L47/806H04L45/245H04L45/745H04L49/354
    • A multicast packet processing system and a method thereof are provided to transmit flooding multicast packets after copying the packets within each output board, thereby reducing an amount of internal traffic and loads of reception boards. A VLAN(Virtual Local Area Network) setup unit(401) of a main board(400) sets an Ethernet switch port to one VLAN. MFCE(Multicast Forwarding Cache Entry) tables extract/store local OIF(Ongoing Interface) information only existing within a packet processing board of various OIF lists. LAG information tables store link aggregation information of an overall system. Plural multicast packet processing/copying units(600-603) copy into plural packets based on the OIF lists.
    • 提供了一种组播分组处理系统及其方法,用于在复制每个输出板中的分组之后传输洪泛组播分组,从而减少内部业务量和接收板的负载。 主板(400)的VLAN(虚拟局域网)设置单元(401)将以太网交换机端口设置为一个VLAN。 MFCE(Multicast Forwarding Cache Entry)表提取/存储仅存在于各种OIF列表的分组处理板内的本地OIF(正在进行的接口)信息。 LAG信息表存储整个系统的链路聚合信息。 基于OIF列表,多个组播数据包处理/复制单元(600-603)复制成多个数据包。
    • 34. 发明授权
    • 반도체 집적 회로 장치 및 그 제조 방법
    • 半导体集成电路器件及其制造方法
    • KR100809332B1
    • 2008-03-05
    • KR1020060084855
    • 2006-09-04
    • 삼성전자주식회사
    • 오호진이성삼김봉철
    • H01L21/336H01L29/78
    • H01L21/823437H01L21/823412H01L27/088H01L29/4236H01L29/66621H01L29/7834H01L29/1037
    • A semiconductor integrated circuit device and a manufacturing method thereof are provided to prevent generation of a bridge and to improve productivity by forming recess trenches having different end positions. A pad insulating layer(210a) and a mask layer(220a) are formed on a semiconductor substrate(100). The mask layer is patterned to form a mask pattern. The pad insulating layer and the semiconductor substrate are etched by using the mask pattern as an etch mask to form recess trenches. The recess trenches are extended to one direction and arranged on the semiconductor substrate. End positions of the recess trenched adjacent to each other in a direction perpendicular with the one direction are different from each other. The ends of the recess trenches are arranged in a zig-zag shape. The recess trenches are spherical recess trenches.
    • 提供一种半导体集成电路器件及其制造方法,以防止桥的产生,并且通过形成具有不同端部位置的凹槽来提高生产率。 在半导体衬底(100)上形成衬垫绝缘层(210a)和掩模层(220a)。 将掩模层图案化以形成掩模图案。 通过使用掩模图案作为蚀刻掩模来蚀刻焊盘绝缘层和半导体衬底,以形成凹槽。 凹槽被延伸到一个方向并且布置在半导体衬底上。 在与一个方向垂直的方向上彼此相邻的凹槽的端部位置彼此不同。 凹槽的端部以锯齿形的形状排列。 凹槽是球形凹槽。
    • 35. 发明公开
    • 포트 스케쥴링 장치 및 그 방법
    • 使用队列过渡事件矢量表的端口调度的装置及其方法
    • KR1020060081868A
    • 2006-07-13
    • KR1020050002304
    • 2005-01-10
    • 삼성전자주식회사
    • 김봉철강병창박용석
    • H04L12/861
    • 본 발명은 라운드 로빈 방식으로 수행되던 포트 스케쥴링 방식을 각 포트들을 그룹화하고 계층 구조를 갖는 벡터 테이블 형태로 관리하여 다수개의 포트를 효율적으로 스케쥴링하고 출력포트 스케쥴링 과정에서 큐잉 지연 및 대기시간을 줄여 패킷 포워딩 성능을 높이기 위한 큐 상태 변화 이벤트 벡터 테이블을 이용한 포트 스케쥴링 장치 및 그 방법을 제공하기 위한 것으로서, 다수의 포트를 일정한 개수로 묶어 포트들을 그룹화하고, 그룹화 된 포트 내의 일정한 개수의 큐들을 묶어 서브 그룹화한 상태에서, 각 그룹과 그룹내의 포트 그리고 포트 내의 큐의 인큐잉 및 디큐잉에 관한 관리를 수행하는 스케쥴러; 큐의 상태에 대한 이벤트 정보를 계층화하여 저장하는 벡터 테이블; 및 큐의 상태변화 이벤트를 수신하여 벡터 테이블에 저장하는 벡터 테이블 관리부를 포함하여 구성하는 것을 특징으로 한다.
      큐, 천이, 트래지션, 벡터, 스케쥴링
    • 37. 发明授权
    • 반도체 소자의 제조 방법
    • 반도체소자의제조방법
    • KR100457044B1
    • 2004-11-10
    • KR1020020058180
    • 2002-09-25
    • 삼성전자주식회사
    • 김봉철이대엽
    • H01L21/28
    • H01L21/76808
    • Disclosed is a method for manufacturing a semiconductor device by employing a dual damascene process. After a first insulation film including a conductive pattern is formed on a substrate, at least one etch stop film and at least one insulation film are alternatively formed on the first insulation film. A via hole for a contact or a trench for a metal wiring is formed through the insulation film, and then the via hole or the trench is filled with a filling film including a water-soluble polymer. After a photoresist film is coated on the filling film, the photoresist film is patterned to form a photoresist pattern and to remove the filling film. The DOF and processing margin of the photolithography process for forming the photoresist pattern can be improved because the photoresist film can have greatly reduced thickness due to the filling film.
    • 公开了一种通过采用双镶嵌工艺来制造半导体器件的方法。 在基板上形成包括导电图案的第一绝缘膜之后,在第一绝缘膜上交替地形成至少一个蚀刻停止膜和至少一个绝缘膜。 通过绝缘膜形成用于金属布线的接触或沟槽的通孔,然后用包含水溶性聚合物的填充膜填充通孔或沟槽。 在光刻胶膜被涂覆在填充膜上之后,光刻胶膜被图案化以形成光刻胶图案并去除填充膜。 用于形成光致抗蚀剂图案的光刻工艺的DOF和处理余量可以被改善,因为由于填充膜,光致抗蚀剂膜可以具有大大减小的厚度。
    • 39. 发明授权
    • DPT를 이용한 메탈 콘택 형성 방법
    • 用DPT成形金属接触的方法
    • KR101804517B1
    • 2018-01-10
    • KR1020110052993
    • 2011-06-01
    • 삼성전자주식회사
    • 김봉철이대엽
    • H01L21/28H01L21/027H01L21/8247H01L21/8242
    • H01L21/76877H01L21/0337H01L21/31144H01L21/76802H01L21/76816H01L27/10894H01L27/11529
    • 본발명의사상은반도체소자칩 사이즈감소에따른, 스트링오버헤드를최소화할수 있는메탈콘택형성방법을제공한다. 그메탈콘택형성방법은셀 영역과페리영역이정의된타겟층 상에제1 절연층및 제1 마스크층을순차적으로형성하는단계; 상기제1 마스크층을식각하여, 상기셀 영역에제1 방향으로연장하는라인형태를가지며상기제1 절연층을노출시키는제1 개구부및 상기페리영역에상기제1 절연층을노출시키는제1 홀을구비한제1 마스크패턴을형성하는단계; DPT(Double Patterning Technology) 공정을이용하여, 상기셀 영역의상기제1 마스크패턴및 노출된상기제1 절연층상에상기제1 방향에수직인제2 방향으로연장하는라인형태의제1 희생층패턴을형성하는단계; 상기제1 마스크패턴및 제1 희생층패턴을마스크로하여상기제1 절연층을식각하여상기타겟층을노출시키는콘택홀을형성하는단계; 및상기콘택홀을메탈물질로채워메탈콘택을형성하는단계;를포함한다.
    • 本发明的构思是提供一种金属接点形成方法,其能够在减小半导体器件芯片尺寸时使串的开销最小化。 金属接触形成方法,包括如下步骤:顺序形成第一绝缘层和在单元区域和限定的轮渡的区域的目标受众的第一掩模层; 即通过蚀刻第一掩模层,具有在第一方向上在小区范围内延伸的线形状的第一孔露出的渡轮区域中的第一开口和第一绝缘层暴露第一绝缘层 形成具有第一掩模图案的第一掩模图案; 使用DPT(双图案化技术)的过程中,第一掩模图案,并在在垂直摄取第二方向上的第一绝缘层上的单元区域暴露第一牺牲层图案延伸到所述第一方向上的线的形状 形成; 使用第一掩模图案和第一牺牲层图案作为掩模蚀刻第一绝缘层以形成暴露目标层的接触孔; 并用金属材料填充接触孔以形成金属接触。