专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

161. 发明申请

WO2012062098A1 一种时间提前量估计方法及系统审中-公开
公开(公告)号：WO2012062098A1
公开(公告)日：2012-05-18
申请号：PCT/CN2011/074516
申请日：2011-05-23
申请人：中兴通讯股份有限公司 , 陈昱良 , 侯晓辉
发明人：陈昱良 , 侯晓辉
IPC分类号： H04L7/04
CPC分类号： H04L7/0054 , H04L7/0004 , H04L7/041 , H04L25/025
摘要：本发明公开了一种时间提前量估计方法，所述方法包括：根据各接收天线的初始信道估计结果进行自适应能量窗时间提前量（TA）搜索，得到接收信号的粗搜索TA值后，在所述粗搜索TA值的基础上进行最小二乘（LS）信道估计，并根据LS信道估计结果计算噪声方差矩阵；以及根据所述噪声方差矩阵得到白化矩阵，利用所述白化矩阵对所述初始信道估计结果进行白化校正，根据校正后的信道估计结果再次进行自适应能量窗TA搜索，最终得到接收信号的准确TA值。本发明还公开了一种时间提前量估计系统。本发明能够显著提高干扰受限模型下TA估计的准确性。

162. 发明申请

WO2008142268A2 DISPOSITIF D'EXTRACTION D'HORLOGE A ASSERVISSEMENT NUMÉRIQUE DE PHASE SANS RÉGLAGE EXTERNE 审中-公开
标题翻译：具有数字反馈控制的时钟提取装置，无需外部调整
公开(公告)号：WO2008142268A2
公开(公告)日：2008-11-27
申请号：PCT/FR2008/000480
申请日：2008-04-04
申请人： CENTRE NATIONAL D'ETUDES SPATIALES (C.N.E.S.) , PIGNOL, Michel , NEVEU, Claude , DEVAL, Yann , BEGUERET, Jean-Baptiste , MAZOUFFRE, Olivier
发明人： PIGNOL, Michel , NEVEU, Claude , DEVAL, Yann , BEGUERET, Jean-Baptiste , MAZOUFFRE, Olivier
IPC分类号： H04L25/02
CPC分类号： H03L7/083 , H03L7/089 , H03L7/091 , H04L7/0004 , H04L7/0276 , H04L7/0331
摘要： L'invention concerne un dispositif d'extraction d'horloge à partir d'un signal série en bande de base comprenant un oscillateur (19) verrouillé en injection, une boucle d'asservissement en phase (25) comprenant un détecteur (26) numérique de phase. L'oscillateur (19) comprend une entrée numérique de commande de la valeur de sa fréquence propre et la boucle d'asservissement en phase (25) comprend un circuit de comptage comprenant un premier étage (91) délivrant un signal de poids faible et un deuxième (92) adapté pour délivrer un signal de commande sous forme numérique pour l'oscillateur (19).
摘要翻译：本发明涉及一种用于从基带串行信号中提取时钟的装置，该基带串行信号包括被锁相的振荡器（19），包括数字相位检测器（26）的相位反馈控制回路（25）。振荡器（19）包括用于控制其固有频率值的数字输入端，并且相位反馈控制环路（25）包括一个计数电路，该计数电路包括一个传送低阶信号的第一级（91）以便为振荡器（19）传送数字形式的控制信号。

163. 发明申请

WO2008021004A2 REMOTE MONITORING AND CALIBRATION OF SYSTEM REFERENCE CLOCK USING NETWORK TIMING REFERENCE 审中-公开
标题翻译：使用网络时序参考的远程监控和校准系统参考时钟
公开(公告)号：WO2008021004A2
公开(公告)日：2008-02-21
申请号：PCT/US2007/017178
申请日：2007-08-01
申请人： HARRIS STRATEX NETWORKS, INC. , DETWILER, Thomas, F.
发明人： DETWILER, Thomas, F.
IPC分类号： H04B1/16 , H04B1/06 , H04B7/00
CPC分类号： G04G7/02 , G04G5/002 , H04J3/0685 , H04L7/0004
摘要： A system and method for calibrating a local radio reference clock for a radio operating in a radio network having a network reference clock. The method comprises determining at the radio an offset between the local clock and the network clock, placing the local clock in a calibration mode, and calibrating the local clock using a radio link to reduce the offset.
摘要翻译：一种用于校准在具有网络参考时钟的无线电网络中操作的无线电的本地无线电参考时钟的系统和方法。该方法包括在无线电设备确定本地时钟与网络时钟之间的偏移量，将本地时钟置于校准模式，以及使用无线电链路校准本地时钟以减少偏移。

164. 发明申请

WO2007095414A3 METHOD AND SYSTEM FOR AUTOMATICALLY CALIBRATING A CLOCK OSCILLATOR IN A BASE STATION 审中-公开
标题翻译：用于自动校准基站中的时钟振荡器的方法和系统
公开(公告)号：WO2007095414A3
公开(公告)日：2008-02-21
申请号：PCT/US2007061115
申请日：2007-01-26
申请人： MOTOROLA INC , KNERR BARRY F , GAVRILOVICH CHARLES D
发明人： KNERR BARRY F , GAVRILOVICH CHARLES D
IPC分类号： H04L7/00
CPC分类号： H04J3/0688 , H03L1/00 , H03L7/00 , H04L7/0004
摘要： Method and system for automatically calibrating a clock oscillator (202) in a base station (102) are provided. The method (300) includes receiving (304) a span of at least one transmission link and linking (306) the base station to at least one reference clock over the at least one transmission link. Further, the method includes receiving (308) a reference signal from the at least one reference clock through the at least one transmission link. The method also includes synchronizing (310) the clock oscillator with the reference signal within a calibration period of a specified duration.
摘要翻译：提供了用于自动校准基站（102）中的时钟振荡器（202）的方法和系统。所述方法（300）包括接收（304）至少一个传输链路的跨度，并且通过所述至少一个传输链路将所述基站链接（306）至少一个参考时钟。此外，该方法包括通过至少一个传输链路从至少一个参考时钟接收（308）参考信号。该方法还包括在指定持续时间的校准周期内使时钟振荡器与参考信号同步（310）。

165. 发明申请

WO2006071508A2 CIRCUIT AND METHOD FOR DYNAMICALLY ADJUSTING A FILTER BANDWIDTH 审中-公开
标题翻译：用于动态调整滤波器带宽的电路和方法
公开(公告)号：WO2006071508A2
公开(公告)日：2006-07-06
申请号：PCT/US2005/044974
申请日：2005-12-13
申请人： FREESCALE SEMICONDUCTOR, INC. , JOHNSON, Terence, L. , MILLER, Timothy, R.
发明人： JOHNSON, Terence, L. , MILLER, Timothy, R.
IPC分类号： H03D3/24
CPC分类号： H03L7/093 , H03D13/00 , H03L7/0991 , H04L7/0004 , H04L7/033
摘要： A tracking circuit (100) is provided for controlling a locally-generated clock. A receive channel (110) in the tracking circuit receives an incoming signal and a local clock, generates a local signal based on the local clock, and compares the local signal and the incoming signal to generate a data signal and an unfiltered phase error signal. A loop filter (120) filters the unfiltered phase error signal to provide a filtered phase error signal. A numerically controlled oscillator (140) generates a correction clock based on the filtered phase error signal. And a filter control circuit (160) provides one or more filter control signals to control operational parameters of the loop filter. The correction clock is provided to the receive channel to modify at least one of the phase and frequency of the local clock. In addition, a sample switch (125) may also be provided to sample the unfiltered phase error signal.
摘要翻译：提供跟踪电路（100）用于控制本地产生的时钟。跟踪电路中的接收通道（110）接收输入信号和本地时钟，基于本地时钟产生本地信号，并且比较本地信号和输入信号以产生数据信号和未滤波的相位误差信号。环路滤波器（120）对未滤波的相位误差信号进行滤波以提供滤波的相位误差信号。数控振荡器（140）基于滤波的相位误差信号产生校正时钟。并且滤波器控制电路（160）提供一个或多个滤波器控制信号以控制环路滤波器的操作参数。校正时钟被提供给接收通道以修改本地时钟的相位和频率中的至少一个。此外，还可以提供采样开关（125）以对未滤波的相位误差信号进行采样。

166. 发明申请

WO2005089407A2 DRIFT TRACKING FEEDBACK FOR COMMUNICATION CHANNELS 审中-公开
标题翻译：用于通信信道的跟踪跟踪反馈
公开(公告)号：WO2005089407A2
公开(公告)日：2005-09-29
申请号：PCT/US2005/008830
申请日：2005-03-16
申请人： RAMBUS, INC. , BEST, Scott, C. , ABHYANKAR, Abhijit, M. , CHANG, Kun-Yung , LAMBRECHT, Frank
发明人： BEST, Scott, C. , ABHYANKAR, Abhijit, M. , CHANG, Kun-Yung , LAMBRECHT, Frank
IPC分类号： G06F1/04 , H04L7/00 , H04L7/10 , H04L25/14
CPC分类号： G06F1/08 , G06F1/12 , G11C29/02 , G11C29/022 , G11C29/028 , G11C29/50012 , H04L7/0004 , H04L7/0008 , H04L7/0033 , H04L7/0091 , H04L7/033 , H04L7/10 , H04L25/14
摘要： A communication channel includes a first component having a transmitter coupled to a normal signal source, and a second component having a receiver coupled to a normal signal destination. A communication link couples the first and second components. Calibration logic provides for setting an operation value for a parameter of the communication channel, such as by executing an exhaustive calibration sequence at initialization of the link. A tracking circuit, including a monitoring function, tracks drift in the parameter by monitoring a feedback signal that has a characteristic that correlates with drift in the communication channel, and updates, or indicates the need for updating of, the operation value of the parameter in response to the monitoring function.
摘要翻译：通信信道包括具有耦合到正常信号源的发射机的第一分量和具有耦合到正常信号目的地的接收机的第二分量。通信链路耦合第一和第二组件。校准逻辑提供了设置通信信道参数的操作值，例如通过在链路初始化时执行穷举校准序列。包括监视功能的跟踪电路通过监视具有与通信信道中的漂移相关的特征的反馈信号来跟踪参数中的漂移，并且更新或指示更新参数的操作值的需要响应监控功能。

167. 发明申请

WO2005083923A1 OPTIMUM PHASE TIMING RECOVERY IN THE PRESENCE OF STRONG INTERSYMBOL INTERFERENCE 审中-公开
标题翻译：存在强大的互联干扰的最佳时序恢复
公开(公告)号：WO2005083923A1
公开(公告)日：2005-09-09
申请号：PCT/US2005/005959
申请日：2005-02-22
申请人： LIU, Ming-kang
发明人： LIU, Ming-kang
IPC分类号： H04L7/02
CPC分类号： H04L7/007 , H04L7/0004 , H04L7/0062 , H04L2025/03363 , H04L2025/0349
摘要： A data communication device with a receiver for receiving and processing incoming signal having intersymbol interference component to produce resultant signals with less interference. The processor includes a timing recovery processor for recovering a clock signal from the sample streams of the incoming signal. The recovered clock signal is also suitable for signal detection of the incoming signals under strong intersymbol interference.
摘要翻译：一种具有接收器的数据通信设备，用于接收和处理具有符号间干扰分量的输入信号以产生具有较小干扰的合成信号。处理器包括定时恢复处理器，用于从输入信号的采样流中恢复时钟信号。恢复的时钟信号也适用于在强符号间干扰下进入信号的信号检测。

168. 发明申请

WO2003021786A1 CLOCK DATA RECOVERY WITH SELECTABLE PHASE CONTROL 审中-公开
标题翻译：时钟数据恢复与可选择的相位控制
公开(公告)号：WO2003021786A1
公开(公告)日：2003-03-13
申请号：PCT/US2002/026778
申请日：2002-08-23
申请人： RAMBUS INC.
发明人： CHANG, Kun-Yung, K. , WEI, Jason, C. , PERINO, Donald, V.
IPC分类号： H03L7/085
CPC分类号： H03L7/0805 , H03L7/07 , H03L7/0814 , H03L7/089 , H03L7/091 , H04L7/0004 , H04L7/0337 , H04L7/10
摘要： A clock data recovery (CDR) circuit to recover a clock signal and data signal from an input signal. The CDR circuit includes a control circuit, a select circuit and a phase adjust circuit. The control circuit generates a first control signal according to a phase relationship between the input signal and a first clock signal. The select circuit is coupled to receive the first control signal from the control circuit and coupled to receive a second control signal. The select circuit is responsive to a select signal to select either the first control signal or the second control signal to be output as a selected control signal. The phase adjust circuit is coupled to receive the selected control signal from the select circuit, the phase adjust circuit being responsive to the selected control signal to adjust the phase of the first clock signal.
摘要翻译：一种用于从输入信号恢复时钟信号和数据信号的时钟数据恢复（CDR）电路。 CDR电路包括控制电路，选择电路和相位调整电路。控制电路根据输入信号和第一时钟信号之间的相位关系产生第一控制信号。耦合选择电路以从控制电路接收第一控制信号并耦合以接收第二控制信号。选择电路响应于选择信号来选择要输出的第一控制信号或第二控制信号作为选择的控制信号。相位调整电路被耦合以从选择电路接收所选择的控制信号，相位调整电路响应所选择的控制信号来调节第一时钟信号的相位。

169. 发明申请

WO2003013051A2 TIMING RECOVERY IN DATA COMMUNICATION CIRCUITS 审中-公开
标题翻译：数据通信电路中的时序恢复
公开(公告)号：WO2003013051A2
公开(公告)日：2003-02-13
申请号：PCT/IE2002/000114
申请日：2002-07-31
申请人： MASSANA RESEARCH LIMITED , MURRAY, Carl, Damien , CURRAN, Philip , MOLINA NAVARRO, Alberto
发明人： MURRAY, Carl, Damien , CURRAN, Philip , MOLINA NAVARRO, Alberto
IPC分类号： H04L7/02
CPC分类号： H04L7/0062 , H04L7/0004 , H04L7/0334 , H04L7/0335 , H04L12/40006 , H04L12/403 , H04L2025/03477
摘要： In a 1 OOOBASE- T transceiver, a timing error detector (TED, 5) receives its inputs directly from the output of an ADC (2) and from a decision device (4). Timing recovery is acquired in three stages: a non-decision directed (NDD) stage during which only the output of an ADC (2) are used for acquisition; a stage for acquiring the remote scrambler and predicting symbols; and a decision-directed (DD) stage during which locally predicted symbols are also used for acquisition. Because the timing error detector (TED, 5) does not take inputs from the FFE (3) there is no information about cable length, and so an input of gain from an AGC is used to indicate cable length.
摘要翻译：在1 OOOBASE-T收发器中，定时误差检测器（TED，5）直接从ADC（2）的输出和决定装置（4）接收其输入。定时恢复分为三个阶段：无决策导向（NDD）阶段，其中仅使用ADC（2）的输出进行采集; 用于获取远程加扰器并预测符号的级; 以及决策导向（DD）阶段，在此阶段，本地预测的符号也用于采集。由于定时误差检测器（TED，5）没有从FFE（3）接收输入，所以没有关于电缆长度的信息，因此来自AGC的增益输入用于指示电缆长度。

170. 发明申请

WO2002091649A2 CLOCK RECOVERY CIRCUIT 审中-公开
标题翻译：时钟恢复电路
公开(公告)号：WO2002091649A2
公开(公告)日：2002-11-14
申请号：PCT/US2002/013937
申请日：2002-05-03
申请人： COREOPTICS, INC.
发明人： DORSCHKY, Claus , KUPFER, Theodor
IPC分类号： H04L
CPC分类号： H03L7/07 , H03L7/095 , H03L7/10 , H03L7/107 , H04L7/0004 , H04L7/033
摘要： A clock recovery circuit for use with a high-speed data signal having a low signal to noise ratio is disclosed. The circuit includes a first phase locked loop circuit operating in a fast acquisition mode for acquiring the clock from a data signal, a second phase locked loop circuit for operating in a normal mode to recover the clock signal in the digital data signal once the first phase locked loop circuit has acquired the clock from the data signal, and a switch circuit responsive to switch control signals for switching between the first phase locked loop circuit and the second phase locked loop circuit after the first phase locked loop circuit has acquired the digital data signal.
摘要翻译：公开了一种与具有低信噪比的高速数据信号一起使用的时钟恢复电路。该电路包括以快速获取模式工作的第一锁相环电路，用于从数据信号获取时钟;第二锁相环电路，用于在正常模式下操作，以在第一阶段中恢复数字数据信号中的时钟信号锁定环电路已经从数据信号获取时钟，以及开关电路，其响应于在第一锁相环电路已经获取数字数据信号之后在第一锁相环电路和第二锁相环电路之间切换的开关控制信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式