专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

111. 发明授权

KR100322526B1 퓨즈를 구비한 입력 회로 및 이를 구비한 반도체 장치 失效
标题翻译：具有熔断器的输入电路和具有该保险丝的半导体器件
公开(公告)号：KR100322526B1
公开(公告)日：2002-03-18
申请号：KR1019990000852
申请日：1999-01-14
申请人： 삼성전자주식회사
发明人： 이승훈 , 장태성
IPC分类号： H01L23/64
摘要： 외부핀에연결된입력커패시턴스를감소시키는입력회로및 이를구비한반도체장치에관해기재하고있다. 본발명에따른반도체장치는, 하나의외부핀을공유하여외부핀으로부터전기적인신호를수신하는둘 이상의패드들과, 상기각각의패드와는신호전송라인으로연결된둘 이상의내부회로를구비한다. 상기반도체장치는또한, 신호전송라인들각각에연결되고, 외부핀으로부터입력되는과도한전기적인신호로부터상기내부회로들을보호하는둘 이상의보호소자들과, 제1 노드는상기보호소자들각각에연결되고, 제2 노드는상기신호전송라인들각각에연결되며, 절단가능하여상기패드및 내부회로들로부터상기보호소자들을전기적으로절연시킬수 있는둘 이상의퓨즈를구비하고, 상기둘 이상의퓨즈중 하나의퓨즈만이선택적으로연결된다.

112. 发明授权

KR100311043B1 고속 스위칭 가능하고 정밀하게 전압 변환 가능한 디지털 아날로그 변환기 失效
标题翻译：数模转换器能够快速切换和精确的电压转换
公开(公告)号：KR100311043B1
公开(公告)日：2002-01-19
申请号：KR1019990032144
申请日：1999-08-05
申请人： 삼성전자주식회사
发明人： 이승훈
IPC分类号： H03M1/70
CPC分类号： H03M1/808
摘要： 고속스위칭가능하고정밀하게전압변환가능한디지털아날로그변환기가개시된다. 본발명은디지털입력신호를아날로그출력단으로전압변환시키는디지털아날로그변환기에있어서, 아날로그출력전압의전압범위를설정하는범위제어신호에따라소정의제1 기준전압과제2 기준전압과의연결을제어하여아날로그출력단의출력전압범위를결정하는보조변환기와, 전압변환을지시하는디지털입력신호에응답하여제1 기준전압과제2 기준전압으로의연결을제어하여출력전압범위내에서아날로그출력전압을변화시키는주변환기를구비한다.

113. 发明公开

KR1020010029740A 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치 失效
标题翻译：半导体存储器件，包括冗余电路，提高冗余效率
公开(公告)号：KR1020010029740A
公开(公告)日：2001-04-16
申请号：KR1020000028029
申请日：2000-05-24
申请人： 삼성전자주식회사
发明人： 이희춘 , 이승훈 , 이형동
IPC分类号： G11C29/00
摘要： PURPOSE: A memory device including a redundancy circuit is provided to improve redundancy efficiency CONSTITUTION: The memory device includes a large number of memory banks including a plurality of normal memory cells arranged with rows and columns and redundancy cells arranged to a redundancy column capable of repairing a column of the normal memory cell and a redundancy circuit(30) including a large number of column fuses and bank fuses, a large number of programmable decoders(35-1,35-n) and a logic circuit. A column of the two or more memory banks is selected by the same column selecting signal. The redundancy circuit replaces a column of the normal memory cell for a fail to generate with the redundancy column. The column fuses and bank fuses are selectively cut in correspondence to a column and a bank of the normal memory cell. The programmable decoders generate an output signal activating in response to a predetermined column address signal group and bank signal group. The logic circuit logically sums an output signal of a large number of programmable decoders and then generates a redundancy selecting signal enabling the redundancy column.
摘要翻译：目的：提供一种包括冗余电路的存储器件，以提高冗余效率。构成：存储器件包括大量存储器组，包括多个布置有行和列的正常存储器单元，冗余单元被布置成能够修复的冗余列正常存储单元的列和包括大量列熔丝和组熔丝的冗余电路（30），大量的可编程解码器（35-1,35-n）和逻辑电路。通过相同的列选择信号选择两个或更多个存储体的列。冗余电路用一个冗余列代替正常存储单元的一列，使其无法生成。选择性地切断列熔丝和熔丝熔丝对应于正常存储单元的列和存储体。可编程解码器响应于预定的列地址信号组和组信号组产生一个激活的输出信号。逻辑电路对大量可编程解码器的输出信号进行逻辑求和，然后产生启用冗余列的冗余选择信号。

114. 发明公开

KR1019990012425A 저전압 씨모오스 연산 증폭기 회로 및 그것을 구비한 샘플 앤드 홀드 회로 失效
标题翻译：低压CMOS运算放大器电路和采样保持电路
公开(公告)号：KR1019990012425A
公开(公告)日：1999-02-25
申请号：KR1019970035816
申请日：1997-07-29
申请人： 삼성전자주식회사
发明人： 장동영 , 이유미 , 이승훈 , 강근순 , 최희철
IPC分类号： G11C7/06
摘要： 본 발명은 차동 입력 신호를 입력받기 위한 제 1 차동 입력 쌍과 제 1 및 제 2 차동 출력들을 포함하는 제 1 차동 출력 쌍을 갖는 제 1 차동 입력부와; 상기 입력부의 상기 제 1 차동 출력 쌍에 연결된 제 2 차동 입력 쌍, 상기 연산 증폭기 회로의 제 1 출력에 연결된 제 1 캐스코드 전류원 및 상기 연산 증폭기 회로의 제 2 출력에 연결된 제 2 캐스코드 전류원을 갖는 캐스코드 전류원부와; 상기 연산 증폭기 회로의 상기 제 1 출력에 연결된 제 1 미러 전류원과 상기 연산 증폭기 회로의 상기 제 2 출력에 연결된 제 2 미러 전류원을 가지며, 제 3 및 제 4 차동 출력들을 포함하는 제 2 차동 출력 쌍을 갖는 캐스코드 전류 미러부와; 상기 차동 입력 신호를 입력받기 위한 제 2 차동 입력 쌍과 상기 제 3 및 제 4 차동 출력 쌍에 연결된 제 3 차동 입력 쌍을 갖는 제 2 차동 입력부 및; 상기 클럭 신호에 응답하여 상기 각 부를 요구되는 동작 상태로 바이어스하기 위한 바이어스 회로로 구성된다.

115. 发明授权

KR100151032B1 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치 失效
标题翻译：可进行封装级直流电压测试的半导体存储器件
公开(公告)号：KR100151032B1
公开(公告)日：1999-01-15
申请号：KR1019950009642
申请日：1995-04-24
申请人： 삼성전자주식회사
发明人： 이승훈 , 김태진
IPC分类号： G01R31/26 , H01L21/66
CPC分类号： G11C29/48 , G11C29/50 , G11C2029/5004 , Y10T307/615
摘要： 본 발명은 본 발명의 패키지 레벨 직류 전압 테스트가 가능한 반도체 메모리 장치는, 패키지 상태에서 외부와 전기적인 연결이 가능하고, 정상 모드에서 정상 신호를 입출력하거나, 테스트 모드에서 소정의 내부 직류 전압을 공급받는 복수의 본딩 패드들: 상기 직류 전압을 발생하는 적어도 하나 이상의 내부 직류전압 발생수단: 상기 복수의 본딩 패드들 중 어느 하나와, 상기 내부 직류 전압 발생수단 중 어느 하나 사이에 연결되고, 상기 테스트모드에서 스위칭 온되며 상기 정상 모드에서 스위칭 오프되는 적어도 하나 이상이 스위칭수단: 및 상기 복수의 본딩패드들 중 적어도 다른 두개 이상의 본딩 패드들 사이에 연결되고, 외부에서 공급되는 테스트 구동 신호에 응답하여 상기 스위칭수단 중 적어도 하나를 온/오프하기 위한 스위칭 제어 신호를 � �성하는 스위칭 제어수단을 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 일반 콘트롤 패드를 직류전압 테스트용 패드로 겸용 사용할 수 있어서 칩의 사이즈 증가를 억제할 수 있고 패키지 레벨에서 여러 가지 직류전압을 테스트 할 수 있다.

116. 发明授权

KR100151443B1 메모리장치의데이타입출력감지회로 失效
标题翻译：用于存储器件的数据输入检测电路
公开(公告)号：KR100151443B1
公开(公告)日：1998-12-01
申请号：KR1019940035014
申请日：1994-12-19
申请人： 삼성전자주식회사
发明人： 박호철 , 이승훈
IPC分类号： G11C13/00
CPC分类号： G11C7/1057 , G11C7/1051 , G11C7/1078
摘要： 1. 청구범위에 기재된 발명이 속한 기술분야
다수의 데이터 입출력 단자를 가지는 반도체 메모리장치에서 메모리 칩 내부의 데이터버스인 데이터 입출력라인을 제어하는 회로에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
기존의 동작에 영향을 주지않고 데이터 입출력라인의 수를 줄이면서도 데이터 입출력라인과 독출데이터 전송펄스 및 데이터전송 제어펄스간에 타이밍 마진에 제한을 받지 않는 회로를 제공한다.
3. 발명의 해결방법의 요지
메모리 셀의 입출력라인과, 메모리 셀의 외부와 연결되는 데이터 입출력단자와, 입출력라인과 데이터 입출력단자 사이에 접속되는 단일의 데이터 입출력라인과, 데이터 입출력라인에 유효한 데이터가 전송되는 것을 감지하여 그를 알리는 감지신호를 발생하는 감지수단과, 감지신호에 응답하여 데이터 입출력라인의 데이터를 데이터 입출력단자로 전송하는 출력구동수단과, 감지신호에 응답하여 데이터 입출력단자의 데이터를 입력하는 기록구동수단을 구비한다.
4. 발명의 중요한 용도
다수의 데이터 입출력 단자를 가지는 반도체 메모리장치에 이용한다.

117. 发明授权

KR100137316B1 반도체 메모리소자의 메모리셀어레이 失效
标题翻译：半导体存储器件的存储器阵列阵列
公开(公告)号：KR100137316B1
公开(公告)日：1998-04-29
申请号：KR1019940038508
申请日：1994-12-29
申请人： 삼성전자주식회사
发明人： 이승훈 , 애자즈울하크
IPC分类号： G11C11/40
摘要： 본 발명은, 총 n개의 어드레스신호들 중 분할된 메모리블록들을 선택하기 위하여 상기 n개의 어드레스신호들 중 i개의 어드레스신호들을 사용하는 반도체메모리소자의 메모리셀어레이에 관한 것으로서, 상기 각 메모리블록내에서 하나의 비트라인쌍에 연결된 메모리셀들의 수가 2
ni -k이고, 상기 k가 0＜k＜2
ni 의 범위에 있다.

118. 发明公开

KR1019970067343A 싱크 디램 데이타 패스에서의 시스템 클럭 동기 방법 失效
公开(公告)号：KR1019970067343A
公开(公告)日：1997-10-13
申请号：KR1019960009626
申请日：1996-03-30
申请人： 삼성전자주식회사
发明人： 이승훈
IPC分类号： G11C11/40
摘要： 1. 청구범위에 기재된 발명이 속한 기술분야
시스템 클럭의 변화에도 호환성을 가지며 동기하기 위한 싱크 디램 데이타 패스에서의 시스템 클럭 동기 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
시스템 클럭의 변화에도 호환성을 가지며 동기하기 위한 싱크 디램 데이타 패스에서의 시스템 클럭 동기 방법을 제공함에 있다.
3. 발명의 해결방법의 요지
시스템 클럭의 변화에도 호환성을 가지며 동기하기 위한 싱크 디램 데이타 패스에서의 시스템 클럭 동기 방법에 있어서, 상기 싱크 디램 데이타 패스 내에 지연제어수단을 가지며, 상기 지연제어수단은 규칙적인 주기를 가지는 시스템 클럭의 주기와, 그 시스템 클럭의 주기에 동기되는 상기 데이타 패스의 회로내부클럭의 주기를 다르게 제어하는 것을 요지고 한다.
4. 발명의 중요한 용도
싱크 디램 데이타 패스에서의 시스템 클럭 동기 방법에 적합하다.

119. 发明公开

KR1019960038412A 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치 失效
公开(公告)号：KR1019960038412A
公开(公告)日：1996-11-21
申请号：KR1019950009642
申请日：1995-04-24
申请人： 삼성전자주식회사
发明人： 이승훈 , 김태진
IPC分类号： G01R31/26 , H01L21/66
摘要： 본 발명은 패키지 상태에서 외부와 전기적인 연결이 가능한 복수의 본딩 패드들; 적어도 하나 이상의 내부직류전압 발생수단; 복수의 본딩패드들 중 어느 하나와 상기 적어도 하나 이상의 내부 직류전압 발생수단중 어느 하나 사이에 연결되고 테스트모드에서 스위칭 온되며 정상 모드에서는 스위칭오프되는 적어도 하나 이상의 스위칭 수단; 및 복수의 본딩 패드들 중 다른 두 개의 본딩 패드들 사이에 연결되어 테스트 모드에서 외부에서 공급되는 스위칭신호에 응답하여 상기 적어도 하나의 스위칭수단을 온/오프 제어하는 스위칭 제어수단을 구비하는 것을 특징으로 한다. 따라서, 본 발명에서는 일반 콘트롤 패드를 직류전압 테스트용 패드로 겸용 사용할 수 있어서 칩의 사이즈 증가를 억제할 수 있고 패키지 레벨에서 여러 가지 직류전압을 테스트 할 수 있다.

120. 发明公开

KR1019960030210A 광디스크 재생시스템의 기준전압 발생방법 및 장치 失效
标题翻译：产生光盘重放参考电压的方法和装置
公开(公告)号：KR1019960030210A
公开(公告)日：1996-08-17
申请号：KR1019950001777
申请日：1995-01-28
申请人： 삼성전자주식회사
发明人： 이승훈
IPC分类号： G11B20/18
摘要： 본 발명은 광디스크 재생시스템의 기준전압 발생방법 및 장치에 관한 것으로 특히, 본 발명의 방법은 광디스크의 정보를픽업하는 광학계와, 상기 광학계에서 픽업된 신호를 소정의 기준전압(V
ref )으로 클램핑하는 클램핑회로와, 상기 클램핑회로의 출력을 입력하여 신호처리하는 재생신호처리계를 구비한 광디스크 재생시스템에 있어서, 상기 재생신호처리계에서 출력된 신호를 입력하여 광디스크 섹터의 버퍼영역으로부터 버퍼영역신호를 검출하는 제1단계; 상기 제1단계에서 버퍼영역신호가 검출될 경우에만 상기 광학계에서 픽업된 재생신호를 전파정류하여 평활하는 제2단계; 및 상기 제1단계에서 출력된 버퍼영역신호에 따라, 상기 제2단계의 출력을 샘플링하고 홀딩하여 상기 기준전압(V
ref )을 생성하는 제3단계로 이루어진다.
따라서, 본 발명은 광디스크의 데이타포맷중 버퍼영역의 버퍼게이트펄스를 검출하여 클램프회로의 기준전압을 발생시킴으로서, 재생신호의 진폭변동에 의한 에러를 최소화한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式