专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明授权

KR100878865B1 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR100878865B1
公开(公告)日：2009-01-15
申请号：KR1020067018432
申请日：2004-04-30
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 나가이고우이치
IPC分类号： H01L27/105
摘要： 강유전체 커패시터(1)를 형성한 후, 패드가 되는 배선(15)을 형성하기 전에, 수소 및 수분의 확산을 억제하는 확산 억제막으로서 알루미나막(11)을 형성한다. 그 후, 배선(15)을 형성하고, 그 위에 SOG막(16)을 형성한다. 다음에, SOG막(16) 위에 실리콘 질화막(17)을 형성한다.
강유전체 커패시터, MOS 트랜지스터, 플레이트선, 비트선
摘要翻译：在形成铁电电容器1之后，形成氧化铝膜11作为扩散抑制膜，用于在将布线15形成为焊盘之前抑制氢和湿气的扩散。之后，形成布线15，并在其上形成SOG膜16。接着，在SOG膜16上形成氮化硅膜17。

92. 发明授权

KR100875225B1 복조 회로 및 복조 방법 有权
标题翻译： 복조회로및복조방법
公开(公告)号：KR100875225B1
公开(公告)日：2008-12-19
申请号：KR1020060051937
申请日：2006-06-09
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 기타다츠아키 , 이와마츠다카노리
IPC分类号： H04L27/38 , H04L27/22
CPC分类号： H04L27/2067 , H04L7/0029 , H04L7/0054 , H04L2027/0032 , H04L2027/0057 , H04L2027/0067 , H04L2027/0079
摘要： A demodulation circuit can perform a capturing operation although a frequency error is large. A phase comparator out puts a predetermined value other than 0 as a determination result of a phase error when a phase error of a carrier wave is large and a signal point is located at a predetermined position. A loop filter outputs a negative minimum value to an integrator when an integrated value of a determination result reaches a positive maximum value of a limiter. Thus, when a phase error is large, a value changing from a negative minimum value to a positive maximum value is output from the loop filter, thereby realizing a broad synchronous capture range.
摘要翻译：虽然频率误差很大，但是解调电路可以执行捕捉操作。当载波的相位误差大并且信号点位于预定位置时，相位比较器out将作为相位误差的确定结果的非0的预定值。当确定结果的积分值达到限幅器的正最大值时，环路滤波器向积分器输出负的最小值。因此，当相位误差大时，从环路滤波器输出从负的最小值变化到正的最大值的值，由此实现宽的同步捕捉范围。

93. 发明授权

KR100874935B1 백점 결함 보완 회로 및 이 백점 결함 보완 회로를 이용한 이미지 센서 有权
标题翻译： 백점결함보완회로및이백점결함보완회로를이용한이미지센서
公开(公告)号：KR100874935B1
公开(公告)日：2008-12-19
申请号：KR1020030007674
申请日：2003-02-07
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 코쿠보아사오 , 후나코시쥰 , 야마모토카츠요시
IPC分类号： H04N5/367
CPC分类号： H04N5/3675
摘要： A circuit for correction of white pixel defects capable of complementing white pixel faults without using a storage device for holding white pixel fault spots, and an image sensor using the circuit for correction of white pixel defects. Pixels constituting a pixel section are sequentially subjected to white pixel fault complementation process. A nearby pixel data holding section acquires pixel data from a readout circuit and holds the data. A comparison-determination section compares lightness of a target pixel with that of a nearby pixel and determines, based on the comparison result, whether or not the target pixel is associated with a white pixel fault having a lightness higher than that of the nearby pixel by a predetermined value or more. When it is judged by the comparison-determination section that the target pixel is associated with a white pixel fault, a complementary calculation section performs a complementary calculation by using the pixel data of the target and nearby pixels held by the nearby pixel data holding section, to generate complemented data.
摘要翻译：一种用于校正白色像素缺陷的电路，该电路能够补充白色像素故障，而不使用用于保持白色像素故障点的存储设备，以及使用该电路来校正白色像素缺陷的图像传感器。构成像素部分的像素顺序经受白像素故障补充处理。附近的像素数据保持部分从读出电路获取像素数据并保存该数据。比较确定部分比较目标像素的亮度与邻近像素的亮度，并且基于比较结果确定目标像素是否与具有亮度高于邻近像素的亮度的白色像素故障相关联预定值或更多。当由比较确定部分判断目标像素与白像素故障相关联时，互补计算部分通过使用由邻近像素数据保持部分保持的目标和邻近像素的像素数据来执行互补计算，生成补充数据。

94. 发明公开

KR1020080105999A 필터 회로 및 반도체 장치 有权
标题翻译：滤波电路和半导体器件
公开(公告)号：KR1020080105999A
公开(公告)日：2008-12-04
申请号：KR1020080042961
申请日：2008-05-08
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 곤도히데아키 , 사와다마사루 , 무라카미노리오 , 마스이쇼이치
IPC分类号： H03H1/02 , H03H11/04 , H04B1/30
CPC分类号： H03H11/1291 , H03H7/12 , H03H2007/0192 , H03H2011/0494
摘要： A filter circuit and a semiconductor apparatus are provided to correct a frequency characteristic of the filter by calibrating the frequency characteristic of a low pass filter. A filter circuit includes a low pass filter(106,107), and a calibration circuit. The calibration circuit corrects the frequency characteristic of the low pass filter. The calibration circuit includes a negative feedback circuit, and a control circuit. The negative feedback circuit gives the negative feedback to the low pass filter in a correction mode of the filter circuit and forms the loop circuit. The negative feedback circuit oscillates the loop circuit by making the gain of the loop circuit above 1. The control circuit controls the frequency characteristic of the low pass filter in the correction mode of the filter circuit so that the oscillation frequency of the loop circuit is within the fixed range.
摘要翻译：提供一种滤波电路和半导体装置，通过校准低通滤波器的频率特性来校正滤波器的频率特性。滤波器电路包括低通滤波器（106,107）和校准电路。校准电路校正低通滤波器的频率特性。校准电路包括负反馈电路和控制电路。负反馈电路在滤波电路的校正模式中给低通滤波器提供负反馈，并形成环路电路。负反馈电路通过使环路电路的增益高于1来振荡环路。控制电路在滤波电路的校正模式下控制低通滤波器的频率特性，使得环路电路的振荡频率在固定范围。

95. 发明授权

KR100870891B1 반도체 장치 및 그 제조 방법 失效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR100870891B1
公开(公告)日：2008-11-28
申请号：KR1020070041088
申请日：2007-04-27
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 도미타히로요시
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： G11C11/4074 , G11C11/401 , G11C29/50 , G11C2029/0403 , G11C2207/2254 , H01L27/0207 , H01L27/10829
摘要： 본 발명은 소자 구조의 미세화·저구동 전압화에 따라 현저하게 되는 MOSFET의 임계값의 변동에 의한 DRAM의 리프레시 불량을 억제하는 것을 목적으로 한다.
DRAM에 있어서, 셀 트랜지스터의 백게이트에 인가하는 백바이어스 전위의 설정값을 기록하는 제1 수단과, 제1 수단에 기록된 상기 백바이어스 전위의 설정값에 기초하여 백바이어스 전위를 생성하고, 생성된 백바이어스 전위를 상기 백게이트에 공급하는 제2 수단을 가지며, 셀 트랜지스터와 동일한 구조이면서 동일한 공정으로 동시에 제작된 MOSFET의 임계값이 셀 트랜지스터가 구비해야 하는 목표값보다 큰 경우에, 상기 목표값에 대한 백바이어스 전위보다 얕은 값이 제2 수단에 기록되어 이루어진다.

96. 发明授权

KR100869087B1 반도체 집적 회로 및 그 설계 방법 失效
标题翻译：半导体集成电路及其设计方法
公开(公告)号：KR100869087B1
公开(公告)日：2008-11-18
申请号：KR1020050058649
申请日：2005-06-30
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 마쓰바라히로유키
IPC分类号： H01L27/10
CPC分类号： H01L27/118 , G06F17/5068 , H01L27/0207
摘要： 본 발명은 소정의 회로 기능을 실현하기 위한 복수의 벌크 패턴이 형성되는 벌크층과, 사용자에 의한 배선 패턴의 변경이 가능한 가변 배선층과 사용자에 의한 배선 패턴의 변경이 불가능한 고정 배선층을 포함하는 복수의 배선층을 갖는 마스터 슬라이스 방식의 반도체 집적 회로로서, 벌크층에서 벌크 패턴을 형성할 수 있는 칩 면 전체에 복수의 벌크 패턴을 미리 고정하여 배치함으로써, 사용자측에서, 가변 배선층의 배선을 설계하고, 이 설계한 가변 배선층에 있어서의 배선을 형성하기 위한 마스크를 생성하는 것만으로 용도에 대응하는 반도체 집적 회로를 제조할 수 있다.

97. 发明公开

KR1020080098080A 반도체 메모리 및 테스트 시스템 有权
标题翻译：半导体存储器和测试系统
公开(公告)号：KR1020080098080A
公开(公告)日：2008-11-06
申请号：KR1020087023475
申请日：2006-03-28
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 코바야시히로유키
IPC分类号： G11C29/00 , G11C7/10
CPC分类号： G11C29/44 , G11C11/401 , G11C29/026 , G11C29/1201 , G11C29/50 , G11C29/78
摘要： A cell array comprises a word line and a bit line which are connected to a memory cell, and a redundant word line and a redundant bit line which are connected to a redundant memory cell. A reading section reads data held in the memory cell. A defect detecting input section receives a defect detecting signal from a test device. A dummy defect output section outputs a dummy defect signal during a predetermined period of time after the defect detecting input section receives the defect detecting signal. A data output section inverts the logic of the read data outputted from a reading circuit while the dummy defect signal is activated. This enables generation of a pseudo defect by means of a semiconductor memory without changing any test device or test program. More specifically, a single bit defect can be replaced by a predetermined bit line defect or word line defect without changing any testing environment. As a result, the efficiency of the remedy can be improved to reduce the cost of the test.
摘要翻译：单元阵列包括连接到存储器单元的字线和位线，以及连接到冗余存储单元的冗余字线和冗余位线。读取部分读取存储单元中保存的数据。缺陷检测输入部分从测试装置接收缺陷检测信号。虚设缺陷输出部在缺陷检测输入部接收到缺陷检测信号之后的预定时间段期间输出虚设缺陷信号。当虚拟缺陷信号被激活时，数据输出部分反转从读取电路输出的读取数据的逻辑。这使得能够通过半导体存储器产生伪缺陷，而不改变任何测试装置或测试程序。更具体地，可以在不改变任何测试环境的情况下，用预定位线缺陷或字线缺陷代替单位缺陷。因此，可以提高补救的效率，以降低测试成本。

98. 发明授权

KR100861441B1 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR100861441B1
公开(公告)日：2008-10-30
申请号：KR1020030015970
申请日：2003-03-14
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 와따나베겐이찌 , 가와노미찌아리 , 남바히로시 , 스께가와가즈오 , 하세가와다꾸미 , 사와다도요지 , 미따니준이찌
IPC分类号： H01L21/3205
CPC分类号： G03F1/26 , G03F1/32 , H01L21/76811 , H01L21/76813 , H01L23/562 , H01L23/564 , H01L23/585 , H01L2221/1036 , H01L2924/0002 , H01L2924/01078 , H01L2924/3025 , H01L2924/00
摘要： 칩 면적의 증가를 억제하면서, 주연부에서의 박리를 방지하여 높은 내습성을 확보할 수 있는 반도체 장치 및 그 제조 방법, 및 그 반도체 장치를 제조할 때에 이용할 수 있는 위상 시프트 마스크를 제공한다. 집적 회로부(1)를 둘러싸도록 하여 주벽부(2)가 형성되어 있다. 주벽부의 각 코너부와 집적 회로부 사이에 부벽부(3)가 형성되어 있다. 부벽부의 상호 직교하는 부위는, 각각 주벽부의 상호 직교하는 부위와 평행하게 연장되고 있다. 부벽부 중에서는 그 굴곡부가 주벽부의 굴곡부에 가장 가깝게 위치하고 있다. 열 처리 등에 의해 응력이 집중하였다고 해도, 이 응력이 주벽부 및 부벽부에 분산되기 때문에, 층간의 박리 및 크랙이 생기기 어려워진다. 또한, 가령 크랙 등이 코너부에 생겼다고 해도, 주벽부 및 부벽부가 상호 연결되어 있는 경우에, 외부로부터의 수분은 집적 회로부에는 도달하기 상당히 어렵다. 이 때문에, 매우 높은 내습성을 확보할 수 있다.
반도체 장치, 위상 시프트 마스크, 부벽부, 위상 시프트 마스크, 집적 회로

99. 发明授权

KR100864464B1 ＸＹ 어드레스형 고체 촬상 장치의 플리커 노이즈 저감 방법 有权
标题翻译：降低X-Y地址类型固态图像拾取装置的闪烁噪声的方法
公开(公告)号：KR100864464B1
公开(公告)日：2008-10-22
申请号：KR1020010084819
申请日：2001-12-26
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 다이꾸히로시 , 스기야마이와오
IPC分类号： H04N5/357 , H04N5/235
CPC分类号： H04N5/2357 , H04N5/235 , H04N5/2353
摘要： 본 발명은 실내를 촬영할 때, 실내 조명용의 형광등에 의해 생기는 플리커 노이즈를 저감시키는 XY 어드레스형 고체 촬상 장치의 플리커 노이즈 저감 방법을 제공하는 것을 목적으로 한다.
발광 주파수 120 Hz의 형광등 아래에서 플리커를 생기게 하지 않는 신호 축적 시간(ts)을 미리 설정하여(단계 S1), 1 프레임 내에 할당한 소정의 평균 휘도 검출 영역에서 화상 데이터의 평균 휘도를 프레임마다 산출하고(단계 S2), 프레임간의 평균 휘도의 차를 산출하고(단계 S3), 휘도차에 기초하여 신호 축적 시간(ts)을 변경하도록(단계 S4, S5, S6) 구성한다.

100. 发明授权

KR100864038B1 반도체 기억 장치 및 그 제어 방법 失效
标题翻译：半导体存储器件和用于控制半导体存储器件的方法
公开(公告)号：KR100864038B1
公开(公告)日：2008-10-16
申请号：KR1020030018721
申请日：2003-03-26
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 구리타유지
IPC分类号： G11C11/406
CPC分类号： G11C11/406
摘要： 본 발명은 내부 전원을 활성화하면서, 기억 유지를 위한 리프레시를 정지하는 파워다운 모드에 있어서의 소비 전류를 저감시키고, 또한 파워다운 모드에서 통상 대기 모드로의 이행시에 리프레시 동작을 정확하게 재개할 수 있는 반도체 기억 장치를 제공하는 것을 과제로 한다.
DRAM(10)은 내부 전원을 활성화하면서, 기억 유지를 위한 리프레시를 정지하는 파워다운 모드를 갖춘다. 파워다운 제어 회로(12)는 Nap 모드의 엔트리 신호(nape)를 생성한다. 셀프 리프레시 제어 회로(11)는 OSC 제어 회로(16), 발진 회로(17), 주기 카운터(18), 요청 발생 회로(19)를 구비하고, 발진 회로(17)의 발진 신호에 기초하여 리프레시의 주기를 제어한다. 발진 회로(17)는 파워다운 제어 회로(12)로부터 입력되는 엔트리 신호(nape)에 기초하여 발진 동작을 정지한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式