专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2014194825A Method and apparatus for performing shift and exclusive-or operation in single instruction 有权
标题翻译：在单一指令中执行移位和排除或操作的方法和装置
公开(公告)号：JP2014194825A
公开(公告)日：2014-10-09
申请号：JP2014126121
申请日：2014-06-19
申请人： Intel Corp , インテル・コーポレーション
发明人： GOPAL VINODH , JAMES D GUILFORD , OZTURK ERDINC , WAJDI FEGHALI , WOLRICH GILBERT M , DIXON MARTIN G
IPC分类号： G06F9/305 , G06F9/30 , G06F9/38
CPC分类号： G06F9/30145 , G06F9/3001 , G06F9/30029 , G06F9/30032 , G06F9/30036 , G06F9/30167 , G06F9/3816 , G06F9/3893
摘要： PROBLEM TO BE SOLVED: To provide a method of implementing a shift and XOR operation as an algorithm that makes use of SIMD related hardware.SOLUTION: An execution unit 108 includes logic to perform integer and floating point operations, and resides in a processor 102. The execution unit 108 includes logic to handle a packed instruction set 109. The execution unit 108 executes a first instruction and, in response to the first instruction, performs a shift and XOR on at least one value.
摘要翻译：要解决的问题：提供一种实现移位和XOR运算作为利用SIMD相关硬件的算法的方法。解决方案：执行单元108包括执行整数和浮点运算的逻辑，并且驻留在处理器102中。执行单元108包括处理打包指令集109的逻辑。执行单元108执行第一指令，并且响应于第一指令对至少一个值执行移位和异或。

2. 发明专利

JP2015038766A マルチコアプロセッサ、システムオンチップ、及び、携帯電話機有权
标题翻译：多核处理器，芯片系统和移动电话
公开(公告)号：JP2015038766A
公开(公告)日：2015-02-26
申请号：JP2014214502
申请日：2014-10-21
申请人：インテル・コーポレーション , Intel Corp
发明人： GOPAL VINODH , GUILFORD JAMES D , WOLRICH GILBERT M , FEGHALI WAJDI K , OZTURK ERDINC , DIXON MARTIN G , MIRKES SEAN P , TOLL BRET L , LOKTYUKHIN MAXIM , DAVIS MARK C , FARCY ALEXANDRE J
IPC分类号： G06F9/315
CPC分类号： G06F9/30032 , G06F9/30094 , G06F9/30098
摘要：【課題】演算フラグの読み出しを伴わない、速度および/または効率性に優れた、従来とは異なる新たな回転命令を提供する。【解決手段】命令復号器104は、回転命令を受信して復号する。回転命令はソースオペランドおよび回転量を示す。実行ユニット106は、結果を、回転命令が示すデスティネーションオペランドに格納する。結果は、回転量で回転させたソースオペランドを有する。回転命令の実行は、キャリーフラグ116の読み出しを伴わずに完了する。【選択図】図1
摘要翻译：要解决的问题：提供与现有技术不同的新的旋转指令，并且在没有读取算术标志的情况下，具有优异的速度和/或效率。解码：指令解码器104接收并解码旋转指令。旋转指令指示源操作数和旋转量。执行单元106将结果存储在由旋转指令指示的目的地操作数中。结果使源操作数旋转了旋转量。旋转指令的执行完成，而不读进位标志116。

3. 发明专利

JP2014038664A Addition instruction to add three source operands 有权
标题翻译：添加指令三种来源操作
公开(公告)号：JP2014038664A
公开(公告)日：2014-02-27
申请号：JP2013243794
申请日：2013-11-26
申请人： Intel Corp , インテル・コーポレーション
发明人： GOPAL VINODH , GUILFORD JAMES D , WOLRICH GILBERT M , FEGHALI WAJDI K , OZTURK ERDINC , DIXON MARTIN G , MIRKES SEAN P , TOLL BRET L , LOKTYUKHIN MAXIM , DAVIS MARK C , FARCY ALEXANDRE
IPC分类号： G06F9/305
CPC分类号： G06F9/3001 , G06F9/30094
摘要： PROBLEM TO BE SOLVED: To provide a new instruction that adds three source operands.SOLUTION: A method may comprise receiving an addition instruction. The addition instruction may indicate a first source operand, a second source operand and a third source operand. A sum of the first, second and third source operands may be stored as result of the addition instruction. The sum may be partly stored in a destination operand indicated by the addition instruction and may be partly stored in a plurality of flags. The instructions on other methods, apparatuses, systems, and machine-readable media are also included.
摘要翻译：要解决的问题：提供添加三个源操作数的新指令。解决方案：一种方法可以包括接收加法指令。加法指令可以指示第一源操作数，第二源操作数和第三源操作数。可以作为加法指令的结果存储第一，第二和第三源操作数的总和。总和可以部分地存储在由加法指令指示的目的地操作数中，并且可以部分地存储在多个标志中。还包括有关其他方法，装置，系统和机器可读介质的说明。

4. 发明专利

JP2011134305A Add instructions to add three source operands 有权
标题翻译：添加三条操作手册的说明
公开(公告)号：JP2011134305A
公开(公告)日：2011-07-07
申请号：JP2010256162
申请日：2010-11-16
申请人： Intel Corp , インテル・コーポレーション
发明人： GOPAL VINODH , GUILFORD JAMES D , WOLRICH GILBERT M , FEGHALI WAJDI K , OZTURK ERDINC , DIXON MARTIN G , MIRKES SEAN P , TOLL BRET L , LOKTYUKHIN MAXIM , DAVIS MARK C , FARCY ALEXANDRE
IPC分类号： G06F9/30
CPC分类号： G06F9/3001 , G06F9/30094
摘要： PROBLEM TO BE SOLVED: To provide a new instruction that adds three source operands. SOLUTION: A method may include receiving an add instruction. The add instruction may indicate a first source operand, a second source operand and a third source operand. A sum of the first, second and third source operands may be stored as a result of the add instruction. The sum may be partly stored in a destination operand indicated by the add instruction and may be partly stored in a plurality of flags. The instructions on other methods, apparatuses, systems, and machine-readable mediums are included. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供添加三个源操作数的新指令。解决方案：一种方法可以包括接收添加指令。加法指令可以指示第一源操作数，第二源操作数和第三源操作数。作为加法指令的结果，可以存储第一，第二和第三源操作数的和。总和可以部分地存储在由加法指令指示的目的地操作数中，并且可以部分地存储在多个标志中。包括其他方法，装置，系统和机器可读介质上的说明。版权所有（C）2011，JPO＆INPIT

5. 发明专利

JP2014160500A Method and apparatus for performing shift and exclusive-or operation in single instruction 有权
标题翻译：在单一指令中执行移位和排除或操作的方法和装置
公开(公告)号：JP2014160500A
公开(公告)日：2014-09-04
申请号：JP2014092408
申请日：2014-04-28
申请人： Intel Corp , インテル・コーポレーション
发明人： GOPAL VINODH , JAMES D GUILFORD , OZTURK ERDINC , WAJDI FEGHALI , WOLRICH GILBERT M , DIXON MARTIN G
IPC分类号： G06F9/30 , G06F7/00 , G06F7/57 , G06F9/305 , G06F9/315
CPC分类号： G06F9/30145 , G06F9/3001 , G06F9/30029 , G06F9/30032 , G06F9/30036 , G06F9/30167 , G06F9/3816 , G06F9/3893
摘要： PROBLEM TO BE SOLVED: To provide a method and apparatus for significantly reducing the number of instructions required to perform a shift and XOR operation.SOLUTION: An apparatus comprises: a decoder to decode shift and XOR instructions having a first source operand storing a first value, a second source operand storing a shift amount, and a third source operand specifying or storing a second value; and an execution unit to shift the first value by the shift amount according to the decoded shift and XOR instructions, and apply XOR to the shifted value with the second value to generate an outcome of the shift and XOR instructions.
摘要翻译：要解决的问题：提供一种显着减少执行移位和异或运算所需的指令数量的方法和装置。解决方案：一种装置包括：解码器，用于解码具有第一源操作数的移位和XOR指令，该第一源操作数存储第一值存储移位量的第二源操作数和指定或存储第二值的第三源操作数; 以及执行单元，用于根据解码的移位和XOR指令将第一值移位移位量，并且将第二值应用于具有第二值的移位值的异或以产生移位和XOR指令的结果。

6. 发明专利

JP2011138499A Rotate instruction that completes execution without reading carry flag 有权
标题翻译：完成执行没有读取执行标志的旋转指令
公开(公告)号：JP2011138499A
公开(公告)日：2011-07-14
申请号：JP2010272961
申请日：2010-12-07
申请人： Intel Corp , インテル・コーポレーション
发明人： GOPAL VINODH , GUILFORD JAMES D , WOLRICH GILBERT M , FEGHALI WAJDI K , OZTURK ERDINC , DIXON MARTIN G , MIRKES SEAN P , TOLL BRET L , LOKTYUKHIN MAXIM , DAVIS MARK C , FARCY ALEXANDRE J
IPC分类号： G06F9/315
CPC分类号： G06F9/30032 , G06F9/30094 , G06F9/30098
摘要： PROBLEM TO BE SOLVED: To execute a rotate instruction in an execution part of an instruction processing device without reading of a carry flag that requires much time by limiting parallel processing and/or speculative execution. SOLUTION: A rotate instruction which indicates a source operand and a rotate amount is received (221), and a result having the source operand rotated by the rotate amount is stored in a destination operand indicated by the rotate instruction (222), whereby execution of the rotate instruction completes without reading the carry flag (223). COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：在指令处理装置的执行部分中执行旋转指令，而不需要通过限制并行处理和/或推测执行来读取需要很多时间的进位标志。接收（221）指示源操作数和旋转量的旋转指令，并且将源操作数旋转了旋转量的结果存储在由旋转指令（222）指示的目的地操作数中，由此完成旋转指令的执行而不读进位标志（223）。版权所有（C）2011，JPO＆INPIT

7. 发明专利

JP2011123884A Instruction set architecture for programmable cyclic redundancy check (crc) calculation 有权
标题翻译：可编程循环冗余检查（CRC）计算的指令集架构
公开(公告)号：JP2011123884A
公开(公告)日：2011-06-23
申请号：JP2010269989
申请日：2010-12-03
申请人： Intel Corp , インテルコーポレイション
发明人： GOPAL VINODH , GUERON SHAY , WOLRICH GILBERT M , FEGHALI WAJDI K , YAP KIRK S , BURRES BRADLEY A
IPC分类号： G06F9/30
CPC分类号： G06F9/30145 , G06F9/30018 , G06F11/1004 , H03M13/09 , H03M13/091
摘要： PROBLEM TO BE SOLVED: To provide a method and device for performing a cyclic redundancy check (CRC) operation on a data block by using a plurality of different n-bit polynomials.
SOLUTION: A flexible CRC instruction performs a CRC operation by using a programmable n-bit polynomial. The n-bit polynomial is provided to the CRC instruction by storing the n-bit polynomial in one of two operands.
COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供一种通过使用多个不同的n位多项式对数据块执行循环冗余校验（CRC）操作的方法和装置。解决方案：灵活的CRC指令通过使用可编程的n位多项式来执行CRC操作。通过将n位多项式存储在两个操作数之一中，将n位多项式提供给CRC指令。版权所有（C）2011，JPO＆INPIT

8. 发明申请

WO2007078939A3 MULTIPLIER 审中-公开
标题翻译：乘数
公开(公告)号：WO2007078939A3
公开(公告)日：2007-11-15
申请号：PCT/US2006048417
申请日：2006-12-18
申请人： INTEL CORP , FEGHALI WAJDI K , HASENPLAUGH WILLIAM C , WOLRICH GILBERT M , CUTTER DANIEL F , GOPAL VINODH , GAUBATZ GUNNAR
发明人： FEGHALI WAJDI K , HASENPLAUGH WILLIAM C , WOLRICH GILBERT M , CUTTER DANIEL F , GOPAL VINODH , GAUBATZ GUNNAR
IPC分类号： G06F7/525
CPC分类号： G06F7/5275
摘要： In general, in one aspect, the disclosure describes a multiplier that includes a set of multiple multipliers configured in parallel where the set of multiple multipliers have access to a first operand and a second operand to multiply, the first operand having multiple segments and the second operand having multiple segments. The multiplier also includes logic to repeatedly supply a single segment of the second operand to each multiplier of the set of multiple multipliers and to supply multiple respective segments of the first operand to the respective ones of the set of multiple multipliers until each segment of the second operand has been supplied with each segment of the first operand. The logic shifts the output of different ones of the set of multiple multipliers based, at least in part, on the position of the respective segments within the first operand. The multiplier also includes an accumulator coupled to the logic.
摘要翻译：通常，在一个方面，本公开描述了一种乘法器，该乘法器包括并行配置的一组多个乘法器，其中多个乘法器的集合可以访问第一操作数和第二操作数以便相乘，第一操作数具有多个段并且第二操作数操作数有多个段。乘法器还包括逻辑，用于重复提供第二操作数的单个段到该组多个乘法器中的每个乘法器，并且将第一操作数的多个相应段提供给该多个乘法器集中的相应乘法直到第二个操作数已经与第一个操作数的每个段一起提供。该逻辑至少部分地基于第一操作数内的各个段的位置来移位该多个乘法器组中的不同者的输出。乘法器还包括一个连接到逻辑的累加器。

9. 发明申请

WO2013112118A3 INSTRUCTIONS TO PERFORM JH CRYPTOGRAPHIC HASHING IN A 256 BIT DATA PATH 审中-公开
标题翻译：在256位数据路径中执行JH CRYPTOGRAPHIC HASHING的指令
公开(公告)号：WO2013112118A3
公开(公告)日：2013-10-24
申请号：PCT/US2011066719
申请日：2011-12-22
申请人： INTEL CORP , WOLRICH GILBERT M , YAP KIRK S , GOPAL VINODH , GUILFORD JAMES D , OZTURK ERDINC , GULLEY SEAN M , FEGHALI WAJDI K , DIXON MARTIN G
发明人： WOLRICH GILBERT M , YAP KIRK S , GOPAL VINODH , GUILFORD JAMES D , OZTURK ERDINC , GULLEY SEAN M , FEGHALI WAJDI K , DIXON MARTIN G
IPC分类号： G06F17/10 , G06F9/06 , G06F13/14
CPC分类号： H04L9/14 , G06F9/30007 , G06F9/30032 , G06F9/30036 , G06F9/3893 , G06F9/3895 , G06F21/602 , H04L9/3239
摘要： A method is described. The method includes executing one or more JH_SBOX_L instructions to perform S-Box mappings and a linear (L) transformation on a JH state and executing one or more JH_P instructions to perform a permutation function on the JH state once the S-Box mappings and the L transformation have been performed.
摘要翻译：描述了一种方法。该方法包括执行一个或多个JH_SBOX_L指令以执行S-Box映射和在JH状态上的线性（L）变换，并且一旦S-Box映射和所述J-POS映射以及执行一个或多个JH_P指令来执行JH状态的置换功能 L变换。

10. 发明申请

WO2012078328A2 PATTERN MATCHING 审中-公开
标题翻译：模式匹配
公开(公告)号：WO2012078328A2
公开(公告)日：2012-06-14
申请号：PCT/US2011061088
申请日：2011-11-16
申请人： INTEL CORP , CLARK CHRISTOPHER F , GOPAL VINODH , WOLRICH GILBERT M
发明人： CLARK CHRISTOPHER F , GOPAL VINODH , WOLRICH GILBERT M
IPC分类号： G06F21/00
CPC分类号： G06F17/30985
摘要： An embodiment may include circuitry to determine, at least in part, whether one or more reference patterns are present in a data stream in a packet flow. The circuitry may include first pattern matching circuitry communicatively coupled to second pattern matching circuitry. The first pattern matching circuitry may determine, based at least in part upon one or more deterministic pattern matching operations, whether at least one portion of the one or more reference patterns is present in the stream. If the first pattern matching circuitry determines that the at least one portion of the one or more reference patterns is present in the stream, the second pattern matching circuitry may determine, based at least in part upon one or more pattern matching threads, whether at least one other portion of the one or more reference patterns is present in the stream. Many modifications are possible without departing from this embodiment.
摘要翻译：一个实施例可以包括用于至少部分地确定一个或多个参考模式是否存在于分组流中的数据流中的电路。该电路可以包括通信地耦合到第二模式匹配电路的第一模式匹配电路。第一模式匹配电路可至少部分地基于一个或多个确定性模式匹配操作来确定一个或多个参考模式的至少一部分是否存在于流中。如果第一模式匹配电路确定一个或多个参考模式的至少一部分存在于流中，则第二模式匹配电路可以至少部分地基于一个或多个模式匹配线确定是否至少一个或多个参考图案的另一部分存在于流中。在不脱离本实施例的情况下可以进行许多修改。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式