专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08785328B2 Mask pattern for hole patterning and method for fabricating semiconductor device using the same 有权
标题翻译：用于孔图案的掩模图案和使用其形成半导体器件的方法
公开(公告)号：US08785328B2
公开(公告)日：2014-07-22
申请号：US13607898
申请日：2012-09-10
申请人： Jun-Hyeub Sun , Sung-Kwon Lee , Sang-Oh Lee
发明人： Jun-Hyeub Sun , Sung-Kwon Lee , Sang-Oh Lee
IPC分类号： H01L21/311
CPC分类号： H01L21/67063 , G03F1/00 , H01L21/0337 , H01L21/31144 , H01L21/76816 , H01L27/10852 , H01L27/10855 , H01L27/10888 , H01L27/10894
摘要： A method for fabricating a semiconductor device includes forming an etching target layer over a substrate including a first region and a second region; forming a hard mask layer over the etching target layer; forming a first etch mask over the hard mask layer, wherein the first etch mask includes a plurality of line patterns and a sacrificial spacer layer formed over the line patterns; forming a second etch mask over the first etch mask, wherein the second etch mask includes a mesh type pattern and a blocking pattern covering the second region; removing the sacrificial spacer layer; forming hard mask layer patterns having a plurality of holes by etching the hard mask layer using the second etch mask and the first etch mask; and forming a plurality of hole patterns in the first region by etching the etching target layer using the hard mask layer patterns.
摘要翻译：一种制造半导体器件的方法包括在包括第一区域和第二区域的衬底上形成蚀刻目标层; 在蚀刻目标层上形成硬掩模层; 在所述硬掩模层上形成第一蚀刻掩模，其中所述第一蚀刻掩模包括多个线图案和形成在所述线图案上的牺牲间隔层; 在所述第一蚀刻掩模上形成第二蚀刻掩模，其中所述第二蚀刻掩模包括网状图案和覆盖所述第二区域的阻挡图案; 去除牺牲间隔层; 通过使用第二蚀刻掩模和第一蚀刻掩模蚀刻硬掩模层来形成具有多个孔的硬掩模层图案; 以及通过使用所述硬掩模层图案蚀刻所述蚀刻目标层，在所述第一区域中形成多个孔图案。

2. 发明授权

US08647958B2 Method for fabricating semiconductor device having expanded critical dimension by performining surface treatment 失效
标题翻译：通过进行表面处理来制造具有扩大临界尺寸的半导体器件的方法
公开(公告)号：US08647958B2
公开(公告)日：2014-02-11
申请号：US12832187
申请日：2010-07-08
申请人： Sang-Oh Lee
发明人： Sang-Oh Lee
IPC分类号： H01L21/20
CPC分类号： H01L28/91 , H01L21/32105 , H01L21/32134 , H01L21/76804 , H01L27/10852
摘要： A method for fabricating a semiconductor device includes forming an isolation layer over a substrate, forming a plurality of open regions exposing the substrate by selectively etching the isolation layer, performing a surface treatment over the isolation layer, expanding the open regions by removing the surface-treated portion of the isolation layer, and forming a conductive layer in the expanded open regions.
摘要翻译：一种用于制造半导体器件的方法，包括在衬底上形成隔离层，通过选择性地蚀刻隔离层形成多个露出衬底的开放区域，在隔离层上进行表面处理，通过去除表面 - 并且在扩展的开放区域中形成导电层。

3. 发明申请

US20130328196A1 SEMICONDUCTOR DEVICE WITH MULTI-LAYERED STORAGE NODE AND METHOD FOR FABRICATING THE SAME 有权
标题翻译：具有多层存储节点的半导体器件及其制造方法
公开(公告)号：US20130328196A1
公开(公告)日：2013-12-12
申请号：US13607293
申请日：2012-09-07
申请人： Jun-Hyeub Sun , Sang-Oh Lee , Su-Young Kim
发明人： Jun-Hyeub Sun , Sang-Oh Lee , Su-Young Kim
IPC分类号： H01L21/768 , H01L23/48
CPC分类号： H01L27/10894 , H01L27/10852 , H01L28/92
摘要： A method for fabricating a semiconductor device includes forming a first dielectric structure over a second region of a substrate to expose a first region of the substrate, forming a barrier layer over an entire surface including the first dielectric structure, forming a second dielectric structure over the barrier layer in the first region, forming first open parts and second open parts in the first region and the second region, respectively, by etching the second dielectric structure, the barrier layer and the first dielectric structure, forming first conductive patterns filled in the first open parts and second conductive patterns filled in the second open parts, forming a protective layer to cover the second region, and removing the second dielectric structure.
摘要翻译：一种用于制造半导体器件的方法包括在衬底的第二区域上形成第一电介质结构以暴露衬底的第一区域，在包括第一电介质结构的整个表面上形成阻挡层，在第通过蚀刻第二介电结构，阻挡层和第一介电结构，分别在第一区域和第二区域中形成第一开口部分和第二开口部分，形成填充在第一区域中的第一导电图案开放部分和第二导电图案填充在第二开口部分中，形成保护层以覆盖第二区域，以及去除第二介电结构。

4. 发明授权

US08354345B2 Method for forming side contact in semiconductor device through self-aligned damascene process 有权
标题翻译：通过自对准镶嵌工艺在半导体器件中形成侧面接触的方法
公开(公告)号：US08354345B2
公开(公告)日：2013-01-15
申请号：US12777572
申请日：2010-05-11
申请人： Sang-Oh Lee
发明人： Sang-Oh Lee
IPC分类号： H01L21/311
CPC分类号： H01L21/743 , H01L21/2256 , H01L21/2257 , H01L27/10885 , H01L27/10888 , H01L29/66666 , H01L29/7827
摘要： A method for fabricating a semiconductor device includes forming a plurality of active regions, each having a first sidewall and a second sidewall, by etching a semiconductor substrate, forming an insulation layer on the first sidewall and the second sidewall, forming an etch stop layer filling a portion of each gap between the active regions, forming a recess exposing the insulation layer formed on any one sidewall from among the first sidewall and the second sidewall, and forming a side contact exposing a portion of any one sidewall from among the first sidewall and the second sidewall by selectively removing a portion of the insulation layer.
摘要翻译：一种制造半导体器件的方法包括通过蚀刻半导体衬底形成多个有源区，每个有源区具有第一侧壁和第二侧壁，在第一侧壁和第二侧壁上形成绝缘层，形成刻蚀停止层填充在所述有源区之间的每个间隙的一部分，形成露出在所述第一侧壁和所述第二侧壁中的任何一个侧壁上形成的所述绝缘层的凹部，以及形成侧接触，暴露所述第一侧壁中的任何一个侧壁的一部分，所述第二侧壁通过选择性地去除绝缘层的一部分。

5. 发明申请

US20120187994A1 SYSTEM FOR I-Q PHASE MISMATCH DETECTION AND CORRECTION 有权
标题翻译：用于I-Q相位误差检测和校正的系统
公开(公告)号：US20120187994A1
公开(公告)日：2012-07-26
申请号：US13011716
申请日：2011-01-21
申请人： Jeongsik Yang , Chan Hong Park , Sang-oh Lee
发明人： Jeongsik Yang , Chan Hong Park , Sang-oh Lee
IPC分类号： H03K5/00
CPC分类号： H04L27/3863 , H03D7/1441 , H03D7/1458 , H03D7/165 , H03L7/0812 , H04L27/368
摘要： System for I-Q phase mismatch detection and correction. An apparatus to correct a phase mismatch between I and Q signals includes a correction circuit configured to continuously compare a reference signal and a phase error signal associated with the I and Q signals to generate an I bias signal and a Q bias signal, a first CMOS buffer configured to receive the I signal and the I bias signal and output a phase adjusted I signal based on the I bias signal, and a second CMOS buffer configured to receive the Q signal and the Q bias signal and output a phase adjusted Q signal based on the Q bias signal.
摘要翻译：用于I-Q相位失配检测和校正的系统。用于校正I和Q信号之间的相位失配的装置包括校正电路，被配置为连续地比较参考信号和与I和Q信号相关联的相位误差信号，以产生I偏置信号和Q偏置信号，第一CMOS 缓冲器，被配置为接收I信号和I偏置信号，并且基于I偏置信号输出相位调整的I信号;以及第二CMOS缓冲器，被配置为接收Q信号和Q偏置信号，并输出基于相位的Q信号对Q偏置信号。

6. 发明授权

US08143958B2 Systems and methods for self testing a voltage controlled oscillator in an open loop configuration 有权
标题翻译：用于在开环配置中自我测试压控振荡器的系统和方法
公开(公告)号：US08143958B2
公开(公告)日：2012-03-27
申请号：US12469548
申请日：2009-05-20
申请人： Jeongsik Yang , Jin Wook Kim , Hong Sun Kim , Sang-Oh Lee
发明人： Jeongsik Yang , Jin Wook Kim , Hong Sun Kim , Sang-Oh Lee
IPC分类号： H03L7/099 , G01R23/00
CPC分类号： G01R31/2824
摘要： Methods and apparatus for self testing a multiband voltage controlled oscillator (VCO) are disclosed. A tuning voltage of the VCO is adjusted where the output of the VCO does not affect the input to the VCO. Frequency bands in the VCO are selected. Output frequencies of the VCO are measured.
摘要翻译：公开了用于自测试多频带压控振荡器（VCO）的方法和装置。调整VCO的调谐电压，其中VCO的输出不影响到VCO的输入。选择VCO中的频带。测量VCO的输出频率。

7. 发明申请

US20110294275A1 METHOD FOR FABRICATING SEMICONDUCTOR DEVICE 失效
标题翻译：制造半导体器件的方法
公开(公告)号：US20110294275A1
公开(公告)日：2011-12-01
申请号：US12832187
申请日：2010-07-08
申请人： Sang-Oh Lee
发明人： Sang-Oh Lee
IPC分类号： H01L21/02 , H01L21/768
CPC分类号： H01L28/91 , H01L21/32105 , H01L21/32134 , H01L21/76804 , H01L27/10852
摘要： A method for fabricating a semiconductor device includes forming an isolation layer over a substrate, forming a plurality of open regions exposing the substrate by selectively etching the isolation layer, performing a surface treatment over the isolation layer, expanding the open regions by removing the surface-treated portion of the isolation layer, and forming a conductive layer in the expanded open regions.
摘要翻译：一种用于制造半导体器件的方法，包括在衬底上形成隔离层，通过选择性地蚀刻隔离层形成多个露出衬底的开放区域，在隔离层上进行表面处理，通过去除表面 - 并且在扩展的开放区域中形成导电层。

8. 发明授权

US08012881B1 Method for forming contact holes in semiconductor device 有权
标题翻译：在半导体器件中形成接触孔的方法
公开(公告)号：US08012881B1
公开(公告)日：2011-09-06
申请号：US12854381
申请日：2010-08-11
申请人： Sang-Oh Lee , Sung-Kwon Lee , Jun-Hyeub Sun , Jong-Sik Bang
发明人： Sang-Oh Lee , Sung-Kwon Lee , Jun-Hyeub Sun , Jong-Sik Bang
IPC分类号： H01L21/302
CPC分类号： H01L21/3086 , H01L21/32139
摘要： A method for forming contact holes in a semiconductor device includes forming a hard mask layer over an etch target layer, forming a first line pattern in the hard mask layer by etching a portion of the hard mask layer through a primary etch process, forming a second line pattern crossing the first line pattern by etching the hard mask layer including the first line pattern through a secondary etch process, and etching the etch target layer by using the hard mask layer including the first line pattern and the second line pattern as an etch barrier.
摘要翻译：一种用于在半导体器件中形成接触孔的方法包括在蚀刻目标层上形成硬掩模层，通过初步蚀刻工艺蚀刻硬掩模层的一部分，在硬掩模层中形成第一线图案，形成第二线通过二次蚀刻工艺蚀刻包括第一线图案的硬掩模层，并且通过使用包括第一线图案和第二线图案的硬掩模层作为蚀刻阻挡层蚀刻蚀刻目标层，从而跨越第一线图案的线图案。

9. 发明申请

US20110130004A1 METHOD FOR FORMING SIDE CONTACT IN SEMICONDUCTOR DEVICE THROUGH SELF-ALIGNED DAMASCENE PROCESS 有权
标题翻译：通过自对准的DAMASCENE工艺在半导体器件中形成侧面接触的方法
公开(公告)号：US20110130004A1
公开(公告)日：2011-06-02
申请号：US12777572
申请日：2010-05-11
申请人： Sang-Oh LEE
发明人： Sang-Oh LEE
IPC分类号： H01L21/3105
CPC分类号： H01L21/743 , H01L21/2256 , H01L21/2257 , H01L27/10885 , H01L27/10888 , H01L29/66666 , H01L29/7827
摘要： A method for fabricating a semiconductor device includes forming a plurality of active regions, each having a first sidewall and a second sidewall, by etching a semiconductor substrate, forming an insulation layer on the first sidewall and the second sidewall, forming an etch stop layer filling a portion of each gap between the active regions, forming a recess exposing the insulation layer formed on any one sidewall from among the first sidewall and the second sidewall, and forming a side contact exposing a portion of any one sidewall from among the first sidewall and the second sidewall by selectively removing a portion of the insulation layer.
摘要翻译：一种制造半导体器件的方法包括通过蚀刻半导体衬底形成多个有源区，每个有源区具有第一侧壁和第二侧壁，在第一侧壁和第二侧壁上形成绝缘层，形成刻蚀停止层填充在所述有源区之间的每个间隙的一部分，形成露出在所述第一侧壁和所述第二侧壁中的任何一个侧壁上形成的所述绝缘层的凹部，以及形成侧接触，暴露所述第一侧壁中的任何一个侧壁的一部分，所述第二侧壁通过选择性地去除绝缘层的一部分。

10. 发明申请

US20090261917A1 AUXILIARY VARACTOR FOR TEMPERATURE COMPENSATION 有权
标题翻译：用于温度补偿的辅助变量
公开(公告)号：US20090261917A1
公开(公告)日：2009-10-22
申请号：US12107592
申请日：2008-04-22
申请人： Mazhareddin Taghivand , Conor Donovan , Jeongsik Yang , Sang-Oh Lee
发明人： Mazhareddin Taghivand , Conor Donovan , Jeongsik Yang , Sang-Oh Lee
IPC分类号： H03L1/02
CPC分类号： H03L1/023 , H03L1/025
摘要： Techniques for compensating for the effects of temperature change on voltage controlled oscillator (VCO) frequency are disclosed. In an embodiment, an auxiliary varactor is coupled to an LC tank of the VCO. The auxiliary varactor has a capacitance controlled by a temperature-dependant control voltage to minimize the overall change in VCO frequency with temperature. Techniques for generating the control voltage using digital and analog means are further disclosed.
摘要翻译：公开了用于补偿温度变化对压控振荡器（VCO）频率的影响的技术。在一个实施例中，辅助变容二极管耦合到VCO的LC箱。辅助变容二极管具有由温度依赖控制电压控制的电容，以最小化VCO频率随温度的总体变化。进一步公开了使用数字和模拟装置产生控制电压的技术。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式