基本信息:
- 专利标题: 半導体装置
- 专利标题(英):Semiconductor device
- 专利标题(中):半导体器件
- 申请号:PCT/JP2013/080599 申请日:2013-11-12
- 公开(公告)号:WO2015071966A1 公开(公告)日:2015-05-21
- 发明人: 舛岡 富士雄 , 浅野 正通
- 申请人: ユニサンティス エレクトロニクス シンガポール プライベート リミテッド , 舛岡 富士雄 , 浅野 正通
- 申请人地址: 179098 ノースブリッジロード 111、ペニンシュラ プラザ #16-04 Singapore SG
- 专利权人: ユニサンティス エレクトロニクス シンガポール プライベート リミテッド,舛岡 富士雄,浅野 正通
- 当前专利权人: ユニサンティス エレクトロニクス シンガポール プライベート リミテッド,舛岡 富士雄,浅野 正通
- 当前专利权人地址: 179098 ノースブリッジロード 111、ペニンシュラ プラザ #16-04 Singapore SG
- 代理机构: 辻居 幸一
- 主分类号: H01L27/10
- IPC分类号: H01L27/10
摘要:
縦型トランジスタであるSurrounding Gate Transistor(SGT)を用いて、メモリ選択用のデコーダ回路を構成する半導体装置を小さい面積で提供する。 m行n列に配置された複数のMOSトランジスタを用いて構成されたデコーダ回路において、前記デコーダ回路を構成するMOSトランジスタは、基板上に形成された平面状シリコン層上に形成され、ドレイン、ゲート、ソースが垂直方向に配置され、ゲートがシリコン柱を取り囲む構造を有し、前記平面状シリコン層は第1の導電型を持つ第1の活性化領域と第2の導電型を持つ第2の活性化領域からなり、それらが平面状シリコン層表面に形成されたシリコン層を通して互いに接続されることにより小さい面積のデコーダ回路を構成する半導体装置を提供する。
摘要(中):
与垂直晶体管环绕栅极晶体管(SGT),提供构成用于存储器选择的解码器电路的半导体器件的一个小区域。 在译码器电路通过使用多个布置成m行和n列的MOS晶体管的配置,构成解码器电路中的MOS晶体管在形成于衬底上,漏极,栅极的平面状硅层上 和源极配置在垂直方向上,与栅极包围硅柱,其特征在于,具有第一有源区和具有第一导电类型的第二导电类型的平面状硅层和第二 由活性区域的,它们提供了在构成解码器电路区域由通过形成在平面状硅层表面上的硅层连接在一起较小的半导体器件。 p>
IPC结构图谱:
H | 电学 |
--H01 | 基本电气元件 |
----H01L | 半导体器件;其他类目未包含的电固体器件 |
------H01L27/00 | 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件 |
--------H01L27/02 | .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的 |
----------H01L27/04 | ..其衬底为半导体的 |
------------H01L27/10 | ...在重复结构中包括有多个独立组件的 |