基本信息:
- 专利标题： METHOD FOR INTERCONNECTING STACKED SEMICONDUCTOR DEVICES
- 专利标题（中）：用于互连堆叠半导体器件的方法
- 申请号：PCT/CN2013/084498 申请日：2013-09-27
- 公开(公告)号：WO2015042886A1 公开(公告)日：2015-04-02
- 发明人： ZHAO, Junfeng
- 申请人： INTEL CORPORATION , ZHAO, Junfeng
- 申请人地址： 2200 Mission College Blvd. Santa Clara, California 95054 US
- 专利权人： INTEL CORPORATION,ZHAO, Junfeng
- 当前专利权人： INTEL CORPORATION,ZHAO, Junfeng
- 当前专利权人地址： 2200 Mission College Blvd. Santa Clara, California 95054 US
- 代理机构： NTD PATENT AND TRADEMARK AGENCY LIMITED
- 主分类号： H01L25/00
- IPC分类号： H01L25/00 ; H01L23/48 ; H01L23/52
摘要：
A method for making a semiconductor device (100) includes forming rims (108) on first and second dice (104, 106). The rims (108) extend laterally away from the first and second dice (104, 106). The second die (106) is stacked over the first die (104), and one or more vias (112) are drilled through the rims (108) after stacking. The semiconductor device (100) includes redistribution layers (202) extending over at least one of the respective first and second dice (104, 106) and the corresponding rims (108). The one or more vias (112) extend through the corresponding rims(108), and the one or more vias (112) are in communication with the first and second dice (104, 106) through the rims (108).
摘要（中）：
制造半导体器件（100）的方法包括在第一和第二骰子（104,106）上形成边缘（108）。 边缘（108）从第一和第二骰子（104,106）横向延伸。 第二模具（106）堆叠在第一模具（104）上，并且在堆叠之后通过边缘（108）钻出一个或多个通孔（112）。 半导体器件（100）包括在相应的第一和第二裸片（104,106）和对应的边缘（108）中的至少一个上延伸的再分配层（202）。 一个或多个通孔（112）延伸穿过对应的边缘（108），并且一个或多个通孔（112）通过边缘（108）与第一和第二骰子（104,106）连通。
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L25/00 | 由多个单个半导体或其他固态器件组成的组装件 |