基本信息:
- 专利标题： CAPACITOR USING MIDDLE OF LINE (MOL) CONDUCTIVE LAYERS
- 专利标题（中）：电容器使用中线（MOL）导电层
- 申请号：PCT/US2013/071347 申请日：2013-11-21
- 公开(公告)号：WO2014081982A1 公开(公告)日：2014-05-30
- 发明人： CHIDAMBARAM, PR , YANG, Bin
- 申请人： QUALCOMM INCORPORATED
- 申请人地址： Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121 US
- 专利权人： QUALCOMM INCORPORATED
- 当前专利权人： QUALCOMM INCORPORATED
- 当前专利权人地址： Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121 US
- 代理机构： TALPALATSKY, Sam
- 优先权： US13/684,059 20121121
- 主分类号： H01L49/02
- IPC分类号： H01L49/02 ; H01L23/522 ; H01L27/06
摘要：
A method for fabricating a metal-insulator-metal (MIM) capacito includes depositing a first middle of line (MOL) conductive layer over a shallow trench isolation (STI) region of a semiconductor substrate. The first MOL conductive layer provides a first plate (330) of the MIM capacitor as well as a first set of local interconnects (120-1...4) to source and drain regions (104, 106) of a semiconductor device. The method also includes depositing an insulator layer (340) on the first MOL conductive layer as a dielectric layer of the MIM capacitor. The method further includes depositing a second MOL conductive layer (350) on the insulator layer as a second plate of the MIM capacitor.
摘要（中）：
一种用于制造金属 - 绝缘体 - 金属（MIM）电容的方法，包括在半导体衬底的浅沟槽隔离（STI）区域上沉积第一中间线（MOL）导电层。 第一MOL导电层提供MIM电容器的第一板（330）以及到半导体器件的源区和漏区（104,106）的第一组局部互连（120-1 ... 4）。 该方法还包括在第一MOL导电层上沉积作为MIM电容器的电介质层的绝缘体层（340）。 该方法还包括在MIM电容器的第二板上沉积在绝缘体层上的第二MOL导电层（350）。
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L49/00 | 不包含在H01L27/00至H01L47/00和H01L51/00各组内的并且未包含在任何其他小类的固态器件；专门适用于制造或处理这些器件或其部件的方法或设备 |
| --------H01L49/02 | .薄膜或厚膜器件 |