基本信息:
- 专利标题： SEMICONDUCTOR DEVICE WITH A DISTRIBUTED PLATING PATTERN
- 专利标题（中）：具有分布式电镀图案的半导体器件
- 申请号：PCT/US2007011728 申请日：2007-05-16
- 公开(公告)号：WO2007136651A3 公开(公告)日：2008-03-13
- 发明人： LIAO CHIH-CHIN , CHEN HAN-SHIAO , CHIU CHIN-TIEN , YU CHEEMEN , TAKIAR HEM
- 申请人： SANDISK CORP , LIAO CHIH-CHIN , CHEN HAN-SHIAO , CHIU CHIN-TIEN , YU CHEEMEN , TAKIAR HEM
- 专利权人： SANDISK CORP,LIAO CHIH-CHIN,CHEN HAN-SHIAO,CHIU CHIN-TIEN,YU CHEEMEN,TAKIAR HEM
- 当前专利权人： SANDISK CORP,LIAO CHIH-CHIN,CHEN HAN-SHIAO,CHIU CHIN-TIEN,YU CHEEMEN,TAKIAR HEM
- 优先权： US43551806 2006-05-17; US43595406 2006-05-17
- 主分类号： H01L23/498
- IPC分类号： H01L23/498
摘要：
A substrate, and a semiconductor die package formed therefrom, are disclosed which include a distributed plating pattern for reducing mechanical stress on the semiconductor die. The substrate according to embodiments of the invention may include traces and contact pads plated in a double image plating process. Additionally, the substrate may include dummy plating areas including plating material. The plated vias and/or traces and the plating material within the dummy plating areas provide a plating pattern which is evenly distributed across the surface of the substrate. The even distribution of the plating pattern prevents peaks and valleys in the finished substrate.
摘要（中）：
公开了一种基板和由其形成的半导体管芯封装，其包括用于减小半导体管芯上的机械应力的分布电镀图案。 根据本发明的实施例的衬底可以包括以双映像电镀工艺电镀的迹线和接触焊盘。 此外，基板可以包括包括电镀材料的虚拟电镀区域。 电镀通孔和/或迹线以及虚拟电镀区域内的电镀材料提供均匀分布在基板表面上的电镀图案。 电镀图案的均匀分布防止成品基板中的峰和谷。
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L23/00 | 半导体或其他固态器件的零部件 |
| --------H01L23/34 | .冷却装置；加热装置；通风装置或温度补偿装置 |
| ----------H01L23/482 | ..由不可拆卸地施加到半导体本体上的内引线组成的 |
| ------------H01L23/498 | ...引线位于绝缘衬底上的 |