发明申请
WO2006071683A1 METHOD OF PROGRAMMING, READING AND ERASING MEMORY-DIODE IN A MEMORY-DIODE ARRAY
审中-公开
基本信息:
- 专利标题： METHOD OF PROGRAMMING, READING AND ERASING MEMORY-DIODE IN A MEMORY-DIODE ARRAY
- 专利标题（中）：存储二极管阵列中编程，读取和擦除存储器二极管的方法
- 申请号：PCT/US2005/046406 申请日：2005-12-20
- 公开(公告)号：WO2006071683A1 公开(公告)日：2006-07-06
- 发明人： BILL, Colin, S. , KAZA, Swaroop , FANG, Tzu-Ning , SPITZER, Stuart
- 申请人： SPANSION LLC , BILL, Colin, S. , KAZA, Swaroop , FANG, Tzu-Ning , SPITZER, Stuart
- 申请人地址： ONE AMD PLACE, MAIL STOP 68, P.o.box 3453, Sunnyvale, California 94088-3453 US
- 专利权人： SPANSION LLC,BILL, Colin, S.,KAZA, Swaroop,FANG, Tzu-Ning,SPITZER, Stuart
- 当前专利权人： SPANSION LLC,BILL, Colin, S.,KAZA, Swaroop,FANG, Tzu-Ning,SPITZER, Stuart
- 当前专利权人地址： ONE AMD PLACE, MAIL STOP 68, P.o.box 3453, Sunnyvale, California 94088-3453 US
- 代理机构： LAM, Christine, S.
- 优先权： US11/021,958 20041223
- 主分类号： G11C16/10
- IPC分类号： G11C16/10
摘要：
A memory array (140) includes first and second sets of conductors (142), (144) and a plurality of memory-diodes (130), each connecting in a forward direction a conductor (BL) of the first set (142) with a conductor (WL) of the second set (144). An electrical potential is applied across a selected memory-diode (130), from higher to lower potential in the forward direction, intended to program the selected memory-diode (130). During this intended programming, each other memory-diode (130) in the array (140) has provided thereacross in the forward direction thereof an electrical potential lower than its threshold voltage. The threshold voltage of each memory-diode (130) can be established by applying an electrical potential across that memory-diode (130) from higher to lower potential in the reverse direction. By so establishing a sufficient threshold voltage, and by selecting appropriate electrical potentials applied to conductors of the array (140), problems related to current leakage and disturb are avoided.
摘要（中）：
存储器阵列（140）包括第一和第二组导体（142），（144）和多个存储器二极管（130），每个存储器二极管（130）在前向方向上与第一组（142）的导体（BL） 第二组（144）的导体（WL）。 在所选择的存储器二极管（130）上施加电势，从正向上的较高电位到较低的电位，用于对所选择的存储器二极管（130）进行编程。 在该期望的编程期间，阵列（140）中的每个其它存储器二极管（130）在其正向方向上提供了低于其阈值电压的电位。 每个存储二极管（130）的阈值电压可以通过在该存储二极管（130）上施加从相反方向的较高电位到较低电位的电位来建立。 通过这样建立足够的阈值电压，并且通过选择施加到阵列（140）的导体的适当电势，避免了与电流泄漏和干扰有关的问题。
IPC结构图谱:
| G | 物理 |
| --G11 | 信息存储 |
| ----G11C | 静态存储器 |
| ------G11C16/00 | 可擦除可编程序只读存储器 |
| --------G11C16/02 | .电可编程序的 |
| ----------G11C16/06 | ..辅助电路，例如，用于写入存储器的 |
| ------------G11C16/10 | ...编程或数据输入电路 |