基本信息:
- 专利标题： DESIGN OF DVB-S2 LDPC DECODER USING OVERLAPPED DECODING SCHEME
- 专利标题（中）：使用重叠解码方案的DVB-S2 LDPC解码器的设计
- 申请号：US15132585 申请日：2016-04-19
- 公开(公告)号：US20170063395A1 公开(公告)日：2017-03-02
- 发明人： Jun-Young WI , Jun Heo , Sung Won Kim
- 申请人： KOREA UNIVERSITY RESEARCH AND BUSINESS FOUNDATION
- 申请人地址： KR Seoul
- 专利权人： KOREA UNIVERSITY RESEARCH AND BUSINESS FOUNDATION
- 当前专利权人： KOREA UNIVERSITY RESEARCH AND BUSINESS FOUNDATION
- 当前专利权人地址： KR Seoul
- 优先权： KR10-2015-0121044 20150827
- 主分类号： H03M13/11
- IPC分类号： H03M13/11 ; H03M13/00
摘要：
Provided is a low density parity check decoder, which includes a bit node calculating unit configured to calculate a bit node, a check node calculating unit configured to calculate a check node, a control unit configured to control calculation of the bit node and the check node, and a storage unit configured to store calculation values of the bit node or the check node, wherein the control unit calculates the bit node or the check node so that the node calculations are overlapped, by using an address offset value of the storage unit, thereby reducing a decoding time.
摘要（中）：
提供了一种低密度奇偶校验解码器，其包括：被配置为计算比特节点的比特节点计算单元，被配置为计算校验节点的校验节点计算单元，被配置为控制比特节点和校验节点的计算的控制单元 以及存储单元，其被配置为存储所述比特节点或所述校验节点的计算值，其中，所述控制单元通过使用所述存储单元的地址偏移值来计算所述比特节点或所述校验节点，使得所述节点计算重叠， 从而减少了解码时间。
公开/授权文献:
- US09882584B2 DVB-S2 LDPC decoder using overlapped decoding scheme 公开/授权日：2018-01-30
IPC结构图谱:
| H | 电学 |
| --H03 | 基本电子电路 |
| ----H03M | 一般编码、译码或代码转换 |
| ------H03M13/00 | 用于检错或纠错的编码、译码或代码转换；编码理论基本假设；编码约束；误差概率估计方法；信道模型；代码的模拟或测试 |
| --------H03M13/03 | .用数据表示中的冗余项检错或前向纠错，即码字包含比源字更多的位数 |
| ----------H03M13/05 | ..应用分组码，即与预定信息位编号相连的预定校验位编号 |
| ------------H03M13/11 | ...应用多位奇偶校验位的 |